3.时序电路(计数器)Bppt课件

长江大学龙从玉,1,1.1、熟悉集成计数器的功能和使用方法；1.2、学习用示波器观测计数器的波形时序；1.3、掌握利用同步计数器74LS161与与非门74LS00设计任意进制计数器的方法。,3、时序电路（计数器）,2.1、函数信号发生器；2.2、数字示波器或模拟示波器；2.3、直流稳压电源与数字万用表；2.4、实验箱或面包板，2.5、实验器材：74LS161、74LS00及CD4511等。,1、实验目的,2、实验设备及实验器材,长江大学龙从玉,2,3.1、集成计数器74LS161,2）74LS161主要功能及管脚如下：加计数输入端(2)：当CR=LD=ET=EP=1时，CP脉冲上升沿计数。输出端(14/13/12/11)：Q0、Q1、Q2、Q3，输出为BCD码；进位输出端(15)：QCC。异步清零端(1)：CR，当CR=0时，输出立即置0，异步复位。同步置数端(9)：LD，当LD=0、且CR=1时，在CP脉冲上升沿计数器输出端与并行输入端ABCD置数相同。,3、实验原理与器件功能说明,74LS161是2进制码4位16进制加计数器。,图-174LS161引脚排列图,1）逻辑符号及引脚排列如图-1,长江大学龙从玉,3,3）集成计数器74LS161功能表及输入输出波形时序图,右图-274LS161输入、输出波形时序图,长江大学龙从玉,4,CD4511是BCD码显示译码器，驱动共阴七段LED数码管。BCD码输入端：A、B、C、D；译码输出端：a、b、c、d、e、f、g。输出“1”有效。,3.2、显示译码器CD4511,图-3CD4511的引脚排列图,锁存端：LE=0，译码。LE=1：译码器锁存，保持原LE=0时的数值；拒伪码：当输入超过1001，输出全“0”。,测试端：LT=“0”，输出全“1”;消隐端：BI=“0”，输出全“0”；,长江大学龙从玉,5,3.3、用74LS161构成(16以内)任意进制计数器,用单片计数器74LS161与门电路构成(16以内)任意进制计数器，通常采用反馈清零法和反馈置数法实现。,图-474LS161清零法6进制计数器,74LS161共有16个计数状态(0000至1111)，如构成6进制只需要6个状态(0000至0110)。,利用计数器的异步清零端，用状态0110通过与非门产生低电平信号，实现计数器立即清零。清零信号消失后，重新开始从零计数。因0110被立即清零（过渡过程）计数实际为0000至0101。计数显示：0、1、2、3、4、5、0,1）反馈清零法：,长江大学龙从玉,6,2）反馈置数法：,在74LS161的16个计数状态中，由于反馈置数的计数起点可以设置，可以灵活选择连续的6个状态。,反馈置数法状态图B,图-574LS161置数法6进制计数器,在反馈置数法中，当LD=0时，在下一个脉冲上升沿到来时，计数器输出端才变为预置数。在置数信号消失以后，从预置数开始新的计数周期。,7,Cp,+5v,CC4511,74LS161,LT,BI,3456210791,16VCC,316VCC,4,5,8GND,8GND,3GND,+5v,+5v,&,4.1、观察波形时序,74LS00,LE,74LS00注意接电源！,ABCDCPS1S2_LD_CR,7A1B2C6D,Qa14Qb13Qc12Qd11,13Ya712Yb611Yc410Yd29Ye115Yf914Yg10,a,f,e,d,c,b,g,4.2、反馈清零法,+5v,1,2,3,示波器观测波形时序CP频率取1KHz,观测计数时CP频率取1Hz,7,长江大学龙从玉,长江大学龙从玉,8,4、实验内容,4.1、测试74LS161的逻辑功能，逐项测试清零、置数、保持与计数功能，可用数码管或LED显示。,4.2、用74LS161设计十进制计数器：(CP:2Hz脉冲)1）用反馈清零法构成0-9的十进制计数器；2）用同步置数法构成1-10的十进制计数器。,*4.3、CP取1KHz脉冲，用示波器观测并列表记录输入CP与输出Q0、Q1、Q2、Q3波形时序图。,长江大学龙从玉,9,5、实验报告要求,5.1、画出用74LS161采用两种不同方法组成的10进制、计数器完整电路图。5.2、用坐标纸对应时间