24进制计数器_第1页
24进制计数器_第2页
24进制计数器_第3页
24进制计数器_第4页
24进制计数器_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

沈阳工业大学实验报告（适用计算机程序设计类）实验名称：24进制加法计数器1. 实验目的：（1） 学习掌握VHDL语言程序编写的方法，并利用其解决实际问题。（2） 学习掌握QuartusII应用软件，练习使用原理图输入设计方法，并正确使用软件仿真解决实际问题。（3） 学习掌握EDA实验系统的应用，学会利用其解决实际的问题。2. 实验内容：（1） 学习掌握利用QuartusII应用软件进行工作库文件的创建、VHDL语言的编写、工程创建、时序仿真及引脚设置和下载等操作。（2） 学习掌握EDA实验系统模式的选择及引脚的查询等使用操作。（3） 利用VHDL硬件描述语言及原理图输入设计方法，设计一个24进制加法计数器，并利用QuartusII进行功能仿真，并通过EDA实验系统验证其功能的正确性。3. 实验方案（程序设计说明）（1）明确所要设计的电子线路所要实现的功能和要求，并设计方案。（2）根据自己的设计方案，设计一个十进制的VHDL硬件描述语言。（3）利用QuartusII将十进制的VHDL硬件描述语言转化为原理图。（4）利用QuartusII软件创建工程，并进行时序仿真，观察波形图。（5）把设计的VHDL硬件语言进行引脚设置，下载到EDA实验系统。4. 实验步骤或程序（经调试后正确的源程序）见附件A5 程序运行结果 绘制的仿真波形图能够正确的反映出所设计电子线路的功能，下载到EDA实验系统的文件，能够通过EDA实验系统正确的实现其功能。6 出现的问题及解决方法 问题：在利用原理图创建24进制计数器工程时，把10进制计数器原理图的工程替换了 解决方法：重新创建10进制计数器工程，并构建24进制计数器。附件A 沈阳工业大学实验报告（适用计算机程序设计类）1、 建立10进制计数器工作库文件夹、并编辑设计VHDL文件2、 创建10进制加法计数器的工程3、利用原理图输入设计法设计24进制加法计数器4、创建24进制加法计数器的工程5、24进制加法计数器时序仿真6、 引脚设置（模式5） 选择模式5的数码管1和数码管2 Q00 引脚：PIO16-13 Q01 引脚：PIO17-14 Q02 引脚：PIO18-15 Q03 引脚：PIO19-16 Q10 引脚：PIO20-17 Q11 引脚：PIO21-18 Q12 引脚：PI
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论