altium-designer-常见错误及处理

电气检测时出现Hole Size Constraint (Min=1mil) (Max=100mil) (All)怎么处理最佳答案导致出现这个错误的原因就是由于你的PCB中钻孔的尺寸与PCB规则中的设定尺寸冲突。解决方法有两个：1）更改规则检查内容，不再上报钻孔尺寸错误冲突。具体方法就是：快捷键 T D 打开规则检查窗口，在Rules To Check中，将Hole Size后面两个框内的勾去掉，这样就不会再报此类错误。2）更新钻孔尺寸规则，让你的钻孔正常化。具体方法是：快捷键 D R 打开规则编辑窗口，在Design Rules内找到 Hole Size并双击打开进行规则编辑；将最大值和最小值更改为包含你的PCB上钻孔的最大尺寸和最小尺寸后即可。un-routed net constraint ( (all) )错误T+D,工具里面的设计规则检查ALTIUM DESIGNER 导入PCB时提示some nets were not able to matched.Try to match these manualy? 具体解决方案如下：解决方案1：然后新建一个PCB文件，再次更新的时候就会出现这个问题。发表一下个人意见，然后你有更改过原理图的某些网络。你原先更新过一次PCB， 可以将工程中的PCB文件删除，在确认封装等没有问题的情况下，再UPDATE PCB DOCUMENT就行了兄弟 我也是用AD6的 ，是个菜鸟解决方案2：刚刚试了一下，再UPDATE PCB DOCUMENT就行了 慢慢摸索吧，有些问题很难说请， 可以将工程中的PCB文件删除，然后新建一个PCB文件，在确认封装等没有问题的情况下silk to silk (clearance=10mil)报错Altium Designer PCB中显示SilkToSilkClearance和Silkscreen ComponentPad Clearance的距离怎么取消？例如字符间距设置的是0.254mm，PCB 字符之间就会出现0.254mm这样的白色字。最佳答案那说明资费挨太近了，你可以更改设置的间距距离改小一些设置过孔Via的尺寸，每一次放置都是设置的值画PCB的时候，常常遇到这种情况，即使在规则中设置的内径为0.3mm，外径为0.6mm。放置过孔的时候仍然是默认值。虽然在布线结束后可以全局修改，但是布线的过程中是非常痛苦的。这里向大家介绍一种简单的方法。规则中对Via的尺寸进行更改改过尺寸之后，再放置Via,尺寸仍然是默认值我们可以点击Via放置过孔，但是不要放置下去，然后按Table键改默认尺寸，然后在放置下去，这样就改好了，以后每次放置都是内径0.3mm，外径0.6mm。在布线的同时按2也可以方便的放置过孔，也是用上面一样的方法改变默认尺寸如何单独设置铺铜与信号线之间的间距将s改为nAltium designer 09PCB如何添加新的网络标号最佳答案Design_NetList_Edit Nets.在中间栏点Add添加新的网络PCB板引脚安全间距怎样设置？Clearance Clearance Constraint (Gap=10mil) (All)最佳答案封装图中的引脚间距