乐曲硬件演奏电路设计.pptx

乐曲硬件演奏电路设计，制作人：某某，xxx，CONTENT，一，实验目的，二，实验原理，三，实验内容，四，实验顺序，实验目的，利用数控分频器学习硬件乐曲演奏电路的设计，实验原理，主系统是三个模式音符的频率通过SPEAKERA得到。 这是数字控制分频器。音符的持续时间必须根据曲子的速度和每个音符的节拍数来决定。 模块TONETABA的功能首先向SPEAKERA提供决定发音音符的分频预设数，该数在SPEAKER的输入口停留的时间是该音符的节拍值。 在NOTETABS中设有8比特的二进制计数器(计数的最大值为138 )，该计数器的计数频率为4Hz，即每一计数的停留时间为0.25秒，是全部音符设定为1秒时的4分音符的持续时间。 NoteTabs模块的音符数据ROM“music”进行定制。 请注意此示例中数据表的数据位宽、深度和数据表示类型。 的双曲馀弦值。 最后模拟这个ROM，确认音符数据在ROM中。 根据给出的乐曲演奏电路电路图及其各模块的VHDL描述，用QuartusII完成所有设计，包括编辑、编译、集成和仿真操作等。 给出了模拟波形，并进行详细说明。 硬件验证。 首先锁定端子，将CLK12MHz连接到clk-9，接收12MHz的时钟频率(在clk-9上以短帽连接“12MHz”)。 CLK8Hz与clock2接触，接收4Hz频率的发音输出SPKOUT连接在Speaker上，与演奏的发音对应的简单的频谱代码的输出显示通过CODE1能够显示在数字码管1上的HIGH1是高八度音指示，发光管d 实验内容，01新的mif文件，02LPM_ROM的相关程序，03基础文件设计，04基础文件设计，05全过程编译，06时间序列模拟，07管脚锁定，08硬件测试，实验程序，01新的mif文件，新的，02LPM_ROM的步骤，(1)双击新的block1.bdf .电路图输入界面的空白，输入LPM_ROM，然后点击ok。 (2)设备选择cyclone设备，输出文件类型选择VHDL保存，文件名为music.vhd，(3)设定输出宽度为4bits，深度为256。(4)选择MIF文件、liangzhu.mif-finish、03基础文件设计、新的VHDL文件，分别输入NoteTabs模块、Speakera模块、ToneTaba模块源程序USEIEEE.STD_LOGIC_1164.ALL； USEIEEE.STD_LOGIC_UNSIGNED.ALL； entitynotetabsvort (clk : instd _ logic； tone index : out STD _ logic _ vector (3down to0) )； 结束； architectureoneofnotetabiscomponenttmusic-音符数据rom port (地址： instd _ logic _ vector (7down to0)； 时钟： instd _ logic； q :输出STD _ logic _ vector (3下载到0 )； 结束组件；NoteTabs.vhd、signal counter : STD _ logic _ vector (7down to0) begin CNT 8:处理程序(clk，counter ) begini fcounter=138 thenco 结束； 03基础文件设计，库IEEE； USEIEEE.STD_LOGIC_1164.ALL； USEIEEE.STD_LOGIC_UNSIGNED.ALL； entityspeakeralport (clk : instd _ logic； tone : instd _ logic _ vector (10 down to0) spks : out STD _ logic； 结束； architectureoneofspeakeraissignalreclk，全pks : STD _ logic； begindivdeclk :进程(clk )可变性计数4: STD _ logic _ vector (3down to0) beginpreclk 11 thenpreclk=1； Count4:=0000 ； elsifclkeventntandclk=1then count 43360=count 4； Speakera.vhd、ENDIF； 结束处理； gens pks :进程(预clk，Tone)-11位可预配置计数器variable count 11: STD _ logic _ vector (10 down to0) beginifpreclkeventntandprec FullSpkS=1； ELSECount11:=Count11 1； FullSpkS=0； ENDIF； ENDIF； 结束处理； delays pks :流程(full pks ) :将输出进一步分频，扩展脉冲，使扬声器能够以足够的功率发音的可变计数2: STD _ logic； beginiffullspkseventntandfullspks=1then count 23360=not count 2； if计数2=1thens pks=1； elsespkstonetonetonetonetonetonetonetonetonetonetonetonetoneoneull； 结束情况； 结束处理； 结束； 04顶层文件设计，新的VHDL文件，顶层文件是Songer.vhd，04顶层文件设计，库IEEE； 硬件演奏电路的顶级设计USEIEEE.STD_LOGIC_1164.ALL； entitysongerisport (cl K12 MHz : instd _ logic； 音调频率信号CLK8HZ:INSTD_LOGIC； 差拍频率信号code 1: out STD _ logic _ vector (3down to0)-快速码输出表示HIGH1:OUTSTD_LOGIC高度8度指示SPKOUT:OUTSTD_LOGIC； -声音输出end architectureoneofsongeriscomponentnotetabport (clk : instd _ logic； tone index : out STD _ logic _ vector (3down to0) )； 结束组件； COMPONENTToneTaba，Songer.vhd，port (索引： instd _ logic _ vector (3down to0) code : out STD _ logic _ vector (3down to0) high tone : out STD _ logic _ vector (10 down to0) )； 结束组件； componentspeakerport (clk : instd _ logic； tone : instd _ logic _ vector (10 down to0) spks : out STD _ logic； 结束组件； signal tone : STD _ logic _ vector (10 down to0) signaltoninendex : STD _ logic _ vector (3down to0) beginu 1: notetab portmap (c u 2: tonetabap