计算机组成与结构课程设计正文

安徽工程技术学院工程技术学院(安徽工程技术学院)的课程计算论文介绍了当今时代是计算机时代。我们通常指的计算机的全称是电子数字计算器。它是一种快速工具，可以存储程序，并自动和连续地对各种数字信息执行算术和逻辑运算。这个定义中有两个重要的基本概念：信息的数字化和存储程序的工作模式。计算机系统是由硬件和软件组成的复合体。人们通常用层次结构来描述系统的组成和功能，并对计算机系统进行层次化的分析和设计。计算机是一种快速工具，可以存储程序，自动和连续地执行程序，并对各种数字信息进行算术运算或逻辑运算。首先，计算机是可以运行的设备。运算可以分为两类：算术运算和逻辑运算。算术运算的对象是数字数据。基于四种运算，许多复杂的数学问题最终可以通过相应的算法分解成几个四种运算。逻辑运算用于解决逻辑问题，如信息检索、判断分析和决策。因此，我们经常把计算机的工作称为计算信息。计算机中的信息是用数字代码表示的，所以它被称为数字计算机。计算机处理这些数字化信息的方式是使用存储程序的工作方法，即首先编写程序，然后计算机存储程序，然后通过程序的连续和快速执行，实现各种操作过程。为了存储程序和数据，需要内存。为了进行算术处理，需要一个算术单元，并且需要一个算术单元；为了输入程序和数据、输入程序和数据以及输出计算结果，需要输入设备和输出设备；控制器小心地控制和管理计算机的工作。冯诺依曼在1954年首次提出了这些技术要点。这是计算机发展史上的一个里程碑。到目前为止，大多数计算机仍然属于冯诺依曼机器。其要点包括：(1)用二进制代码表示数据和指令。(2)采用存储程序的工作模式，即预先对程序进行编程，实现存储程序的自动连续执行。(3)计算机硬件系统由5部分组成：存储器、运算单元、控制器、输入设备和输出设备。计算机的工作总是体现在执行程序中。计算机使用存储程序，这是冯诺依曼系统的核心思想。它有三层含义，体现了计算机解决问题的过程：(1)编程。为了用计算机解决这个问题，需要编程。该程序规定了计算机需要做什么和要遵循什么步骤。该程序还包括需要处理的原始数据，或者指定计算机何时从输入设备获得数据。(2)实现存储程序。编程程序由输入设备发送到计算机，并存储在存储器中。所写的程序是用字符写的，这些字符通过键盘被转换成二进制代码，然后输入到计算机中。二进制代码中的每一位取0或1，可以存储在存储器(3)中，以自动和连续地执行程序。由于程序已经存储在存储器中，所以在启动计算机并运行程序之后，计算机可以按照一定的顺序从存储器中一个接一个地读取指令，并根据指令的要求执行操作，直到运行的程序完成。当然，在当今社会，计算机信息化的发展正在迅速推进。自20世纪80年代以来，计算机迅速发展，特别是近年来，计算机向高度集成、网络化和多媒体发展的速度一直在迅速提高。社会信息化持续垂直发展，各行各业的信息化进程不断加快。计算机应用技术与其他专业教学和科研的结合越来越紧密。以计算机技术为核心的各种科学和信息技术的融合促进了计算机科学的发展。然而，计算机的基本原理始终是技术发展的基础。因此，对我们计算机专业的学生提出了更高的要求。他们不仅需要掌握理论知识，还需要具备计算机应用能力和实践能力。安徽工程学院理工学院的课程设计是基于计算用纸的设计-2-第1章概述1.1设计实验计算机的目的：计算机组成与结构课程研究计算机的原理与结构。然而，原则可以是理论，但对结构的理解必须通过实践。只有通过加强练习，我们才能真正理解计算机的结构。为了更好地理解计算机结构，掌握制作简单模型机的方法，并学会使用简单的实验计算机来进行数据的基本运算，因此设计了本实验计算机。本课程的设计是开发一台性能相对简单的计算机，能够实现简单的教学功能。在设计计算机的过程中，我们可以加深对计算机组成和结构的理解，提高我们的实践能力。1.2实验计算机的工作原理：本实验计算机的设计主要是基于功能展开式消费电子产品。因此，有必要详细了解功能展开图。FD-CES是一种多功能计算机实验设备，可进行数字逻辑电路实验、计算机元件实验、计算机整机实验和其他数字系统实验。它有以下主要特点：第一，它采用总线结构。FD-CES采用总线结构，使实验仪器具有结构简单清晰、扩展方便、灵活多变等优点。测试仪中有四组总线：外部数据总线ODB、外部地址总线OAB、内部数据总线IDB和内部地址总线MB。中央处理器、内存、外围设备、控制台和其他组件通过外部总线传输信息，而中央处理器通过内部总线传输信息。第二，基本计算机功能模块功能为操作员提供了算术逻辑单元模块、寄存器文件模块寄存器、指令组件模块指令计算机、存储器模块MEM、总线缓冲模块总线、微程序控制模块MPG、启动-停止和定时模块P- P、控制台控制模块(和输入/输出设备)。这些基本功能模块的输出都通过三态器件连接到总线。实验者可以根据需要添加一些功能模块，或者从逻辑上“删除”未使用的模块。每个模块的电源线、地线、地址总线和数据总线已经分开连接，不需要再连接。模块中集成电路之间的数据路径也已连接。这些器件的控制信号和必要的输出信号已被导出到实验板上，供实验者根据自己的设计方案连接和使用，使各模块能够协同工作。3.提供一个由英特尔8位单片机8032控制的智能控制台，使控制台具有强大的功能，并为调试和使用实验计算机提供以下方便：当实验计算机关闭时，实验者可以通过控制台将程序输入存储器，将微程序输入控制存储器；可以读出并显示存储器或控制存储器指定单元内容；您可以将内部存储器或控制存储器的内容保存到外部EEPROM，或将外部EEPROM的内容读入内部存储器或控制存储器等。当实验计算机运行时，控制台可以从指定的单元控制实验计算机连续运行。并且可以手动干预以停止操作；它还能控制实验计算机逐步运行，自动测量和显示地址总线和数据总线或每一拍的微指令内容。4.具有上述特性的FD-CES测试仪可以大大减少实验者的布线工作量，从而减少出错的可能性，有利于实验的顺利进行。此外，更重要的是让实验者在安徽工程科学技术学院技术研究所规定的有限时间内专注于实验的关键部分。1.3本实验的主要内容是开发一台具有以下性能的实验计算机。(1)它有两种外部设备：键盘和打印机。(2) Th(3)运算单元采用单累加器和多通用寄存器的结构。(4)操作数寻址方法包括：直接地址寻址立即地址寄存器直接地址寄存器间接地址(5)指令系统至少包含以下指令：表1-1指令系统表指令编码第一字节第二字节指令助记符指令函数i7i 6 I5 i4 i3 i2i 10d 7-do 000 xria 7-A0 movri # DataData-Ri 000 1X0 Ria 7-A0 MoV A，Ri(I7，I6，I5(Ri)-A 001 0X a10 A8 A 7-a0LD A Addr(data)-A否则，pc1010a9a8a7-a0incri (ri)-ri (6)可以执行将键盘输入的奇数i(i=1-255)键入并从100H号(由程序编程)开始存储到存储器中的过程。(提示1:由于本指令系统中有外设状态转换的指令，所以不需要设置“输入输出查询端口”。提示2；第二章实验计算机的设计2.1实验计算机设计的一般要求2.1.1实验计算机的外设要求：实验计算机有两种外设：键盘和打印机。外围设备和内存以统一的方式运行，程序使用外围设备。2.1.2实验计算机算术单元结构：算术单元采用单累加器和多通用寄存器结构2.1.3实验计算机的功能和用途：可对键盘输入的两位二进制十进制数进行四次运算，并通过打印机输出结果；可以执行键盘输入的奇数i (i=1-255)可以从100H开始输入并存储在存储单元中。2.1.4实验计算机教学系统量表：共有九条指令。指令功能如下：表2-1计算机指令系统量表movri # datamova。 rilda addressta，addrjmpaddr ja 0 addrjkbadr jpbadr incrimata-Ri(i7，i6，I5(Ri)-A(data)-A(A)-addrdar-PC if(A)0=1 addr-PC否则PC 1 addr- PC如果KB=1否则PC 1 addr- PC如果PB=1，否则，PC 1 (Ri)- Ri 2.1.5微操作控制信号：的实现方法合成在实验的每个指令执行流程中设计的微操作信号(1)有效电平的微操作控制信号可以通过微指令代码直接实现。也就是说，算术逻辑单元的操作控制信号Cn、M、S3、S2S1、S0可以由一些六位指令代码直接控制。运算单元模块中寄存器TMP的操作控制信号CT和OT都是电平有效的，因此也可以直接由两位微码控制。(2)对于脉冲微操作控制信号，通常需要门电路。存储器的读取控制信号RC使用负脉冲来确保由存储器读取的数据的可靠性。写存储器控制信号WC和写寄存器文件控制信号WR都可以具有有效的负脉冲。实现方法类似于RC。(3)对于需要多个操作控制信号的设备。例如，累加器A(74198)的操作需要至少3个控制信号X0、X1和CA，其中X0、X1电平有效，而CA对正电平跳变有效。将CA固定到分别由微码M1和MJ控制的、X0和X1。指令寄存器IR1(74377)的连接数包括两个控制信号GI和CI。当GI为“0”且配置项级别为跳跃时，IR1连接的数量。配置项固定为，而GI由微码控制生成。对于数据总线传输设备74245，其操作需要B2和B3电平控制信号。将B3固定在射频上，以便在运行期间允许74LS245传输。(4)对于只需要一个电平跳变有效操作信号的设备。例如，算术单元模块中的进位触发器CY(74LS74)仅在当CP电平跳变时CY接收到其D端数据时才被连接。整机逻辑图的设计如下：图2-1整机逻辑图的设计整机逻辑图的设计如下：指令系统的设计设计如下：指令系统的设计至少包括九条指令。这9条指令的类型(见表2-1)是：表2-2指令类型表movri # datamova， rilda addressa，Addr JM padr ja0 Addr jkbadr jpbadr incri输入/输出类指令输入/输出类指令输入/输出类指令程序跳转控制类指令程序跳转控制类指令程序跳转控制类指令程序跳转控制类指令程序跳转控制类指令输入/输出指令2.3.2指令操作数寻址方公式和编码：根据FD-CES提供的硬件条件， 具有单累加器和多寄存器结构的实验计算机指令的操作数寻址模式和编码状态如下表所示：2-3指令操作数寻址模式和编码表指令助记符movri # datamova。 rilda addressa，Addr JM padr ja0 Addr jkbaddr jpb Addr incri寻址模式立即数寻址寄存器内部连接寻址直接地址寻址直接地址寻址直接地址寻址直接地址寻址直接地址寻址直接地址寻址寄存器内部连接寻址代码ri，数据Ri00100 a10a9a8，A7-A000110 A10A9A8，A7-A0A9A8，A7-A0 A9 A8 A7-A0 A9 A8 A7-A0 A8 A7-A0 为了保证每条微指令所包含的操作的必要性和合理性，防止操作之间的时序冲突，指令系统的每条指令的执行流程应根据实验计算机的整体逻辑图来设计。 2-4指令执行