第9章MOS逻辑功能部件

第9章MOS逻辑功能部件,9.2加法器和进位链,9.3算术逻辑单元,9.4寄存器,9.1多路开关,作业,9.1多路开关,多路开关也叫数据选择器，它可以在控制信号的作用下从多个数据通道中选送某一路到输出端。假定有m组数据，每组又有n位数，则对此数据进行选择的电路称作n位m选一多路开关。,选择控制变量(或地址),多路开关可灵活地用于顺序数据选择、并串行数据转换，实现多通道数据传送，也可用来实现逻辑函数及数码比较、序列脉冲产生，还可用来构成主从触发器等等，是一种应用广泛的功能部件。,9.2加法器和进位链,加法器是构成很多系统的重要部件，一位二进制全加器的真值表如表9.2所示。,A和B是加法器的输入,C是进位输入,SUM是和输出,CARRY是进位输出,当加法器内部产生进位输出CARRY时，进位产生函数G(即A.B)为1。当进位传输函数P(即A+B)为l时，进位输入信号C传送到进位输出CARRY端，即此时若Cl，则CARRYl。在某些加法器中，可以用AB作为P函数。,一、组合逻辑加法器,二、传输门加法器,三、进位链,为了提高加法器的运算速度，必须减少进位信号的传输时间，可以采用提前进位的办法，将进位信号同时送到各位全加器的进位输入端，实现同时进位，其电路结构如图98所示。,任何一位的进位输出都只直接和各位全加器的输入信号(Ai和Bi)有关。即只要各位的输入信号一到，再经过一、两级门的延迟，就可以产生所有位的和输出及进位输出，并不需要等待进位信号逐级从低位门到高位，因而大大提高了加法器的运算速度，能实现这种超前进位功能的电路叫做提前进位链。,9.3算术逻辑单元,算术逻辑单元(arithmeticlogicunits)简称ALU，它既能进行算术运算，又能进行逻辑运算，左右移、加减一、传送等，所以又称为多功能函数发生器。,一、以E/DNMOS反相器为主体的算术逻辑单元,二、以传输门为主体的算术逻辑单元,9.4寄存器,寄存器是用以暂时存放信息的、有记忆功能的时序逻辑部件。在MOS电路中，多数寄存器是用静态或准静态D触发器构成的。,一个触发器可以存储一位二进制数码，所以存放n位二进制数码需要n个触发器。此外，为实现数据的接收、清除等功能，寄存器中还应包含一定数量的控制电路。,一、双港寄存器,由于数据通道一般采用双母线结构(BusA和BusB)，因此要求寄存器也是双港结构，可以与A、B母线相互传输数据。,该电路由两级EDNMOS反相器及2控制门组成准静态触发器，寄存数据。它通过4个控制门管与A、B母线联系。母线在2期间预充，数据的传输在1期间进行。,二移位寄存器,三、堆栈移位寄存器,堆栈是由一组移位寄存器所组成，具有后进先出(LIFO)的功能，是一种在数据管理中非常有用的存储器结构，可用于保存中断点的数据。,由图可见，它有数据输入端、数据输出端、堆栈控制端和时钟端。堆栈具有三种操作功能：(1)将母线上的数据不断推人寄存(即压入(PUSH)；(2)保存这些数据；(3)将所存数据按后进先出的顺序输到母线上去(即弹出(POP)。,四、动态移位寄存器,1、两相有比动态移位寄存器,为了提高各级输出信号的上升速度，通常采用幅度高于电源VDD的时钟脉冲。这样，C3和C5上的高电平就可以接近或达到VDD值，它们的低电平则由动态有比反相器的R决定。,当1l时，存在电容C2上的数据D非传送到下一级反相器驱动管的栅电容C3上。当21时，数据经第二级反相器受2控制的传输门M7传至第三级反相器驱动管的栅电容C5上，从而实现了数据的移位寄存功能。,2、两相无比动态移位寄存器,为了改善高电平的传输效率，对于铝栅MOS电路，可以设法加大M4管在C2一端的栅源迭交