VHDL程序设计语言

课程介绍，数字系统和VHDL编程语言，引用实例：VHDL原理：VHDL语言，非常高速的硬件描述语言，即一种硬件(数字电路)设计语言。其最大特点是高度抽象和规范电路的行为和结构，并对设计进行仿真验证和综合优化，使分析和设计高度自动化。一个支持硬件描述语言的软件平台，一个介于软件设计和硬件实现之间的媒介，可编程逻辑器件，用硬件描述语言编写硬件描述语言程序，保存文件(文件名是实体名，后缀是。VHD)、编译、软件模拟、引脚排列、下载、从软件设计到硬件实现的流程、基本序列语句(1)过程语句(2)如果-否则语句(3)情况-何时语句(4)空语句(5)等待语句(6)变量赋值语句(7)For-Loop语句(8)过程调用语句。基本并行语句(1)直接分配语句(2)处理语句(3)当-否则(4)与-选择-当(5)组件实例化语句(6)用于-生成，检查公共数字电路，(1)编码器，输入信号，输出信号，使能端口，注意：当en为1时，编码器工作，例如，见EWB辅助电路。(2)解码器，1111，解码器，VHDL和数字电路设计，VHDL简介，首先，VHDL的起源是非常高速集成电路硬件描述语言的英文缩写。这是一个由美国国防部支持的研究项目，美国国防部成立于1983年，以书面形式描述电子电路和系统。VHDL已经有大约40年的历史了。1987年，VHDL成为IEEE标准，即IEEE1076标准。1993年，它被修订为IEEE1164标准。1996年，IEEE在VHDL语言中增加了电路综合的标准程序和规范，称为1076.3标准。此后，有1076.4标准和1076.6标准。第一章VHDL程序结构和软件操作，1-1VHDL程序基本结构，1-2软件操作-Max plusii操作，第一章VHDL程序结构和软件操作，1-1VHDL程序基本结构，(1)库和PACHAGE声明部分，功能：库用于存储预编译包，包定义数据聚合、逻辑操作和组件等。它主要声明设计或实体中使用的常量、数据类型、组件和子程序。使用格式：LIBRARY library名称；使用库名。包名。所有人；(2)实体定义功能：定义本设计的输入/输出端口，即定义电路的外观，即输入/输出接口的类型和数量。使用格式：端口名称：端口模式数据类型；)；实体实体名称为，结束实体名称；格式：端口(端口名称：端口模式数据类型；(3)3)体系结构的定义功能：定义实体的实现。即电路的具体描述，解释电路执行的动作或功能。体系结构结构名称实体名称为，开始描述语句；结束结构名称；采用：格式，Max plus系统中有4个库可以支持VHDL语言，它们是标准库、IEEE库、Altera库和Lpm库。标准库和IEEE库提供基本的逻辑运算功能和数据类型转换功能。标准逻辑1164定义了标准逻辑和标准逻辑向量等数据类型。例如：设计一个与门电路，逻辑符号，真值表，库IEEE；使用标准。实体和2体育(一：在比特；b:内在的。Y:outbit)。Endand2，-首先定义输入和输出端口名称、模式和信号类型，-请注意，最后一条语句的分号在括号之外，实体定义：architect enaofand2is beginy= 0 whena= 0 和= 0 else 0 whoena= 1 和b= 0 else whena= 0 whena= 0 和= 1 else 1EndNa，结构定义：端口模式有以下类型：in；出去；INOUTBUFFER .，ArchitectureNbofand2isBeginc当a=1 和b=1 否则为 0 时，EndNb上面的结构表示的是哪条线路？一个实体可以有几种结构，即结构的定义可以有不同的形式。结论：1-2软件操作-Max PLUSII操作，1-2-1用VHDL语言建立和编写工程文件，1-2-2编写VHDL程序，1-2-3模拟VHDL程序，1-2-4芯片时序分析，1-2-5芯片引脚位置排列，1-2软件操作-Max PLUS操作。1.MAX PLUS II开发工具是美国Altera公司设计的软件工具。这就是所谓的multiplearraymatrixandprogrammablelogicusystem。有原理图输入和文本输入两种输入方式(使用硬件描述语言)。利用编辑、编译、仿真、综合、芯片编程等功能。该工具将设计电路图或电路描述程序变成基本逻辑单元，写入可编程芯片(如现场可编程门阵列芯片)形成专用集成电路芯片。它是EDA设计中不可缺少的工具。(1)如何编写VHDL程序(使用文本编辑器)；(2)如何编译VHDL程序(使用编译器)；(3)如何模拟和验证VHDL程序(使用波形编辑器、模拟器)；(4)如何对芯片进行时序分析(使用时序分析仪)；(5)如何布置芯片脚(使用平面图编辑器)；(6)如何将程序下载到芯片上(使用编程器)。1-2-1用VHDL语言建立和编写工程文档。首先，启动最大加速度系统。启动后，系统将进入主菜单屏幕。主菜单上有五个选项，即：最大加二、文件、分配、选项和帮助。(1)打开文本编辑器；用鼠标单击文件选项，在子菜单中单击新建选项，屏幕上将出现新建对话框。对话框中有四种编辑方法：图形编辑、符号编辑、文本编辑和波形编辑。VHDL文件属于文本，因此应选择文本编辑模式。点击确定按钮，屏幕上将出现一个未知的编辑窗口，系统将进入文本编辑状态。(2)在编辑窗口中编辑输入并输入相应的描述语句。(3)保存文件。我们编辑的VHDL文件扩展名是VHDL保存的文件名必须与定义的实体名称相同。保存C文件的目录不应该是根目录或桌面。建议将它们存储在Max2work或Maxplus2目录或其子目录中。)，以与门的设计为例来描述具体的过程，1-2-2HDL程序编译，(1)如果文件没有打开，必须先打开要编译的VHDL文件；(2)将当前文档设置为工程文档；点按“文件”选项，将光标移到子菜单中的“项目”项，并停留几秒钟。下一个菜单将出现在屏幕上。单击设置项目当前文件，(3)打开编译器；点击主菜单MAX plus/编译器选项，屏幕上将出现编译对话框。(4)开始编译；在完成上述编译前的准备和必要的设置工作后，单击编译对话框中的开始按钮开始编译。以与门的设计为例，描述了具体的过程。模拟1-2-3VHDL语言程序是为了验证我们编写的VHDL程序的功能是否正确。(1)第一个教师创建模拟波形文件，(a)打开波形编辑器；单击主菜单中的最大加二/波形编辑器选项，在屏幕上显示波形编辑器窗口。在输入信号名称之前，整个窗口都是空白的。(b)确定模拟持续时间(文件/结束时间)。(c)选择输入和输出端口名称；(d)编辑输入信号波形；编辑信号波形后，将其保存以供模拟。默认情况下可以使用文件名。(2)打开模拟器；在主菜单中点击【MAX plus Simulator】，弹出模拟器对话框。单击对话框的开始按钮，模拟将开始。模拟完成后，打开模拟波形文件(点击右下角的OpenSCF CF按钮)显示模拟结果。(以与门的设计为例来描述具体过程)，1-2-4芯片时序分析，从波形仿真结果来看，很难给出一个定量的信号延迟关系，这种时序分析可以用表格直观地显示出来。(1)选择要下载的设备型号；(2)需要重新编译。(单击主菜单中的分配/设备项目，获得设备对话框)，(3)打开定时模拟器；(单击定时分析器选项)，(4)最后单击开始按钮后，定时分析器启动。(以与门的设计为例描述具体过程)，1-2-5排列芯片引脚。为了将程序下载到芯片上，必须安排好芯片引脚。(1)打开芯片引脚设置器；(Max Plus II/楼层平面编辑器)，(2)实体定义的端口名称具体对应于下载芯片的引脚；(3)最后重新编译。教学演示影片，第2章VHDL语言元素，2.1VHDL语言规则，数字字符，字符串字符，标识符，下标名称，段名，2-2数据类型，数据类型分类：逻辑信号类型和数字信号类型。2-2-1逻辑数据类型，(1)布尔代数类型，定义位置：在标准库的标准包中定义。信号形式：假，真，(2)位，定义位置：标准库标准包中定义。信号形式：0，1，(低电位，高电位)，编码器：输入信号，输出信号，(3)位数组类型(Bit_Vector)，定义位置：标准库标准包中定义。信号a : BIT _ vector(0 to 7(0 to 7)；SignalB : BIT _ vector(2 down to 0)；(4)标准逻辑类型(Std_Logic)，定义位置：在美国电气和电子工程师学会标准逻辑1164包中定义，可以看出这个“标准逻辑”信号的定义比描述数字逻辑电路的逻辑特性的“比特是比特”信号的定义更完整和真实。因此，在VHDL程序中，逻辑信号的定义通常是“标准逻辑”信号的形式。为了使用这种数据信号，必须包括以下两个语句：LibraryIEEE使用IEEE . STD _ logic _ 1164 . all；(5)标准逻辑阵列类型(标准逻辑向量)，定义位置：在ieee库标准逻辑1164包中定义。位向量和标准逻辑向量的区别在于数组的每个位都是位类型(0，1)，而后者是标准逻辑类型，2-2-2数字数据类型，(1)整数定义位置：在标准库的标准包中定义。也就是说，数值范围是-231231。(2)无符号和有符号类型，定义位置：有符号和无符号逻辑信号在库IEEE包std_logic_arith中定义。有符号类型数据表示有符号的数值，即可以是正的，0，负的；编译器将带符号的数字类型作为补码二进制数，最左边的位是符号位。无符号类型数据表示无符号数值，即表示0或正数；最左边的位是最高的位。例如，无符号(“0110”)表示；6，10，无符号(“1010”)代表，例如，有符号(“0110”)代表6；SIGNED(“1010”)代表-2。libraryieeeuseieee