微机第05章(存储器)

1,2,第5章半导体存储器及其接口,教学重点芯片SRAM2114和DRAM4116芯片EPROM2764和EEPROM2817ASRAM、EPROM与CPU的连接,3,5.1半导体存储器概述,微型计算机的存储结构寄存器位于CPU中主存由半导体存储器(ROM/RAM)构成辅存指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作高速缓存(CACHE)由静态RAM芯片构成本章介绍半导体存储器及组成主存的方法,CPU（寄存器）,CACHE（高速缓存）,主存（内存）,辅存（外存）,4,5.1.1半导体存储器的分类,按制造工艺分类双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性分类随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：只读、断电不丢失,详细分类，请看图示,5,图5.1半导体存储器的分类,半导体存储器,只读存储器（ROM）,随机存取存储器（RAM）,静态RAM（SRAM）动态RAM（DRAM）非易失RAM（NVRAM）,掩膜式ROM一次性可编程ROM（PROM）紫外线擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）,详细展开，注意对比,6,读写存储器RAM,7,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）进行擦除,8,5.1.2半导体存储器芯片的结构,地址寄存,地址译码,存储体,控制电路,AB,数据寄存,读写电路,DB,存储体地址译码数据缓冲控制电路,9,半导体存储器芯片的结构,存储体存储器芯片的主要部分，用来存储信息地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元数据缓冲电路数据输入输出通道片选和读写控制逻辑选中存储芯片，控制读写操作,10,存储体,每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线根数有关：,示例,芯片存储容量存储单元数目每单元存储位数2MNM：芯片的地址线根数N：芯片的数据线根数,11,地址译码电路,译码器,A5A4A3A2A1A0,63,0,1,存储单元,64个单元,行译码,A2A1A0,7,1,0,列译码,A3A4A5,0,1,7,64个单元,单译码结构,双译码结构,12,地址译码电路,单译码结构双译码结构双译码可简化芯片设计为芯片主要采用的译码结构,13,片选和读写控制逻辑,片选端-CS或-CE有效时，允许对该芯片进行访问操作该控制端一般与系统的高位地址线相关联，连接时有多种处理方法：全译码/部分译码/线选等输出控制-OE控制读操作。有效时，芯片内数据输出该控制端一般连接系统的读控制线写允许控制-WE控制写操作。有效时，数据进入芯片中该控制端一般连接系统的写控制线,14,5.2随机存取存储器,静态RAMSRAM2114SRAM6264,动态RAMDRAM4116DRAM2164,15,5.2.1静态RAM,SRAM的基本存储单元是触发器电路每个基本存储单元存储1位二进制数许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个唯一的地址,16,静态RAM的存储结构,六管基本存储电路,列选线Y,数据线D,数据线D,T8,T7,行选线X,T1,T5,T2,T6,T4,T3,VDD,B,A,6管基本存储单元,列选通,17,SRAM芯片的内部结构,I/O,行地址译码,列地址译码,A3A2A1A0,A4A5A6A7,1,0,0,15,15,1,-CS-OE-WE,输入缓冲,输出缓冲,6管基本存储单元,列选通,18,SRAM芯片2114,存储容量为1024418个引脚：10根地址线A9A04根数据线I/O4I/O1片选-CS读写-WE,123456789,181716151413121110,VccA7A8A9I/O1I/O2I/O3I/O4-WE,A6A5A4A3A0A1A2-CSGND,功能,19,SRAM2114的读周期,数据,地址,TCX,TODT,TOHA,TRC,TA,TCO,DOUT,-WE,-CS,20,SRAM芯片2114,TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间,21,SRAM2114的写周期,TWC,TWR,TAW,数据,地址,TDTW,TW,DOUT,DIN,TDW,TDH,-WE,-CS,22,SRAM2114的写周期,TW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间,23,SRAM芯片6264,存储容量为8K828个引脚：13根地址线A12A08根数据线D7D02根片选-CS1、CS2读写-WE、-OE,功能,+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3,NCA12A7A6A5A4A3A2A1A0D0D1D2GND,1234567891011121314,2827262524232221201918171615,24,5.2.2动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对1行的存储单元进行刷新每个基本存储单元存储1位二进制数许多个基本存储单元形成行、列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放1位需要8个存储芯片构成1个字节存储单元每个字节存储单元拥有1个唯一地址,25,动态RAM的存储结构,单管基本存储电路,C2,C1,行选线,列选线,数据线,T2,T1,单管基本存储单元,26,DRAM芯片的内部结构,T5,T4,T3,T2,T1,VDD,读出再生放大电路,列128,列2,DIN,DOUT,列1,行128,行66,行65,行64,行2,行1,I/O缓冲,单管基本存储单元,读出再生放大电路,27,DRAM芯片4116,存储容量为16K116个引脚：7根地址线A6A01根数据输入线DIN1根数据输出线DOUT行地址选通-RAS列地址选通-CAS读写控制-WE,VBBDIN-WE-RASA0A2A1VDD,VSS-CASDOUTA6A3A4A5VCC,12345678,161514131211109,28,4116的内部结构,128128,C0,R0,64选1译码,128选1译码,写时钟,-CAS,-WE,-RAS,0,0,127,63,A6A0,DIN,DOUT,脉冲发生,脉冲发生,2选1译码,列地址缓冲,行地址缓冲,读出,输出缓冲,输入缓冲,再生放大,存储体,-R0,-C0,29,DRAM4116的读周期,DOUT,地址,TCAC,TRAC,TCAH,TASC,TASR,TRAH,TCAS,TRCD,TRAS,TRC,行地址,列地址,30,DRAM4116的读周期,存储地址需要分两批传送行地址选通信号-RAS有效，开始传送行地址，-RAS相当于片选信号随后，列地址选通信号-CAS有效，传送列地址读写信号-WE读有效数据从DOUT引脚输出,31,DRAM4116的写周期,TWCS,TDS,列地址,行地址,地址,-,TDH,TWR,TCAH,TASC,TASR,TRAH,TCAS,TRCD,TRC,TRAS,DIN,32,DRAM4116的写周期,存储地址需要分两批传送行地址选通信号-RAS有效，开始传送行地址随后，列地址选通信号-CAS有效，传送列地址读写信号-WE写有效数据从DIN引脚进入存储单元,33,DRAM4116的刷新,TRC,TCRP,TRAS,高阻,TASR,TRAH,行地址,地址,DIN,34,DRAM4116的刷新,采用“仅行地址有效”方法刷新行地址选通-RAS有效，传送行地址列地址选通-CAS无效，没有列地址芯片内部对1行中所有的存储单元进行刷新没有数据从芯片中输出，也没有数据输入芯片系统中所有动态存储芯片的同一行同时得到刷新每隔固定的时间（约15uS）DRAM必须进行一次刷新，2毫秒（128次）可将DRAM全部刷新一遍,35,DRAM芯片2164,存储容量为64K116个引脚：8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址选通-RAS列地址选通-CAS读写控制-WE,NCDIN-WE-RASA0A2A1GND,VSS-CASDOUTA6A3A4A5A7,12345678,161514131211109,36,5.3只读存储器掩膜ROM、熔丝PROM,位线,地址译码,A1A0,字线3,字线2,字线1,字线0,11,10,01,00,VDD,D0,D1,D2,D3,掩膜式ROM,位线,字选线,熔丝,VCC,熔丝式PROM,37,5.3只读存储器EPROM、EEPROM,EPROM2716EPROM2764,EEPROM2817AEEPROM2864A,38,5.3.1EPROM,EPROM芯片顶部开有一个圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息使用专门的编程器（烧写器）对EPROM芯片进行编程编程后，应贴上不透光的封条出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将“0”写入某些基本存储单元,39,EPROM的存储结构,浮置栅雪崩注入型场效应管,多晶硅浮置栅,漏极,D,源极,S,-,N基底,SiO2,SiO2,+,字选线,位线,浮置栅场效应管,EPROM基本存储结构,VCC,P,P,40,EPROM芯片2716,存储容量为2K824个引脚：11根地址线A10A08根数据线DO7DO0片选/编程-CE/PGM读写-OE编程电压VPP,功能表,VDDA8A9VPP-OEA10-CE/PGMDO7DO6DO5DO4DO3,123456789101112,242322212019181716151413,A7A6A5A4A3A2A1A0DO0DO1DO2Vss,41,EPROM芯片2764,存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选-CE编程-PGM读写-OE编程电压VPP,功能表,VppA12A7A6A5A4A3A2A1A0D0D1D2GND,Vcc-PGMNCA8A9A11-OEA10-CED7D6D5D4D3,1234567891011121314,2827262524232221201918171615,42,EPROM芯片27256,Vpp,A12,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,D3,D4,D5,D6,D7,CE,A10,OE,A11,A9,A8,A13,A14,Vcc,27256引脚图,A14,A13,A12,A11,A10,A9,A8,A7,A6,A5,A4,A3,A2,A1,A0,D7,D6,D5,D4,D3,D2,D1,D0,27256逻辑图,43,5.3.2EEPROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写等方法并行EEPROM：多位数据线串行EEPROM：1位数据线,44,EEPROM芯片2817A,存储容量为2K828个引脚：11根地址线A10A08根数据线I/O7I/O0片选-CE读写-OE、-WE状态输出RDY/-BUSY,功能表,NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND,Vcc-WENCA8A9NC-OEA10-CEI/O7I/O6I/O5I/O4I/O3,1234567891011121314,2827262524232221201918171615,45,EEPROM芯片2864A,存储容量为8K828个引脚：13根地址线A12A08根数据线I/O7I/O0片选-CE读写-OE、-WE,功能表,Vcc-WENCA8A9A11-OEA10-CEI/O7I/O6I/O5I/O4I/O3,NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND,1234567891011121314,2827262524232221201918171615,46,5.4半导体存储器与CPU的连接,半导体存储器与CPU的连接是本章的重点SRAM、EPROM与CPU的连接其译码方法同样适合I/O端口,47,5.4.1存储芯片与CPU的连接,存储芯片数据线的处理存储芯片地址线的处理存储芯片片选端的处理存储芯片读写控制线的处理,48,1.存储芯片数据线的处理,若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位（数据宽度）这种扩充方式称“位扩充”,49,位扩充,2114（1）,A9A0,I/O4I/O1,片选,D3D0,D7D4,A9A0,2114（2）,A9A0,I/O4I/O1,两片同时选中,数据分别提供,50,2.存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,51,片内译码,地址线A9A0,存储芯片,存储单元,52,片内译码,000H001H002H3FDH3FEH3FFH,000000010010110111101111,（16进制表示）,A9A0,片内10位地址译码10位地址的变化：全0全1,53,3.存储芯片片选端的译码,存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：全译码全部高位地址线与片选端关联（参与芯片译码）部分译码部分高位地址线与片选端关联（参与芯片译码）线选法某根高位地址线与片选端关联（参与芯片译码）片选端常有效无高位地址线与片选端关联（不参与芯片译码）,54,地址扩充（字扩充）,片选端,D7D0,A19A10,A9A0,（2）,A9A0,D7D0,（1）,A9A0,D7D0,译码器,0000000001,0000000000,低位地址线,高位地址线,55,片选端常有效,A19A15A14A0全0全1,D7D0,27256EPROM,A14A0,片选端常有效与A19A15无关,56,地址重复,1个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H07FFFH选取的原则：高位地址全为0的地址,高位地址译码才更好,57,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一一个“有效输出”的过程译码器件：采用门电路组合逻辑进行译码采用集成译码器进行译码，常用的器件有：2-4（4选1）译码器74LS1393-8（8选1）译码器74LS1384-16（16选1）译码器74LS154对芯片的寻址方法：全译码所有系统高位地址线参与对芯片的寻址部分译码部分系统高位地址线参与对芯片的寻址线选译码用1根系统的高位地址线选中芯片片选端常有效无系统的高位地址线据参与对芯片的寻址,58,译码的概念,N位编码输入,2N位译码输出,唯一有效的输出其余均无效,译码器,59,门电路译码,A1,A0,Y0Y1Y2Y3,A19A18A17A16A15,（b）,（a）,A0,低电平有效,高电平有效,（c）,60,译码器74LS138,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,A,B,C,E1,E2,E3,Y7,GND,Y6,Y5,Y4,Y3,Y2,Y1,Y0,Vcc,74LS138引脚图,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,E3,E2,E1,C,B,A,74LS138原理图,示例,61,74LS138连接示例,E3E2E1CBA,Y0Y1Y2Y3Y4Y5Y6Y7,74LS138,5VA19A18A17A16A15,若A19A18A17A16A15输入“00101”，哪个输出端有效？若A19A18A17A16A15输入“10101”，哪个输出端有效？,62,全译码,所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多,示例,63,全译码示例,A19A18A17,A15A14A13,A16,CBA,E3,138,A12A0,CE,IO/-M,2764,请看地址分析,64,全译码示例地址分析,65,部分译码,只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费,示例,66,部分译码示例,138,A17A16,A11A0,A14A13A12,(4),(3),(2),(1),2732,2732,2732,2732,CBA,E3,-E2,-E1,IO/-M,-Y0,-Y1,-Y2,-Y3,请看地址分析,67,部分译码示例地址分析,68,线选译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用,示例,69,线选译码示例,A14,A12A0,A13,(1),2764,(2),2764,CE,CE,请看地址分析,70,线选译码示例地址分析,切记：A14A13“00”的情况不能出现，此时00000H01FFFH的地址将不能使用,71,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/-M信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用,72,4.存储芯片的读写控制,芯片-OE与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片-WE与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片,73,综合举例一个综合性例子(最大组态),-CS1A12-OECS2,6264,A11A0-WE,138,CBA,-Y0-Y1-Y2,E3-E2-E3,+5VA17A16,A11A0,D7D0,A12,A15A14A13,-MEMR,-MEMW,+5V,CS2-CS1A12-OE,D7D0,D7D0,6264,A11A0-WE,-CE-OE,2732,A11A0D7D0,-CE-OE,2732,A11A0D7D0,请进行地址分析,74,综合举例地址分析,全0全1全0全1,A12A11A0,全0全1全0全1,01,8选1译码,2选1译码,通过与门组合这2个译码输出信号,75,5.4.2存储芯片与CPU的配合,存储