晶体管晶体管逻辑门电路（TTL与非门）

本节学习要点和要求,掌握简易TTL与非门工作过程,知道TTL与非门的带负载能力,掌握TTL与非门的电压传输特性,理解TTL与非门部分参数的意义,晶体管-晶体管逻辑门（TTL）电路,掌握OC门及三态门的功能,掌握典型TTL与非门工作过程,基本逻辑门电路,1二极管与门电路,2二极管或门电路,3非门电路三极管反相器,二极管的开关特性,一、理想开关的开关特性,静态特性,1.断开,2.闭合,动态特性,1.开通时间：,2.关断时间：,普通开关：静态特性好，动态特性差（几十ms）,半导体开关：静态特性较差，动态特性好,几百万/秒,几千万/秒,开关特性,静态特性,半导体二极管的开关特性,1.外加正向电压(正偏),二极管导通(相当于开关闭合),2.外加反向电压(反偏),二极管截止(相当于开关断开),硅二极管伏安特性,阴极,A,阳极,K,PN结,二极管的开关作用：,例,uO=0V,uO=2.3V,电路如图所示，,试判别二极管的工作状态及输出电压。,二极管截止,二极管导通,解,半导体二极管的开关特性,二极管与门电路,3V,0V,符号:,与门（ANDgate),UD=0.7V,真值表,AB,Y,00011011,0001,Y=AB,电压关系表,uA/V,uB/V,uY/V,D1D2,00,03,30,33,导通,导通,0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,二极管或门电路,uY/V,3V,0V,符号:,或门（ORgate),UD=0.7V,真值表,AB,Y,00011011,0111,电压关系表,uA/V,uB/V,D1D2,00,03,30,33,导通,导通,-0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y=A+B,双极型晶体三极管(BJT)的基本特性,一、静态特性,NPN,发射结,集电结,b,iB,iC,e,c,(电流控制型),1.结构、符号和输入、输出特性,(2)符号,(Transistor),(1)结构,双极型晶体三极管(BJT)的基本特性,(3)输入特性,(4)输出特性,放大区,截止区,饱和区,发射结正偏,放大,iC=iB,集电结反偏,饱和,iCiB,两个结正偏,ICS=IBS,临界,截止,iB0,iC0,两个结反偏,电流关系,状态,条件,2.开关应用举例,发射结反偏T截止,发射结正偏T导通,放大还是饱和？,12,饱和导通条件：,因为,所以,非门电路三极管反相器,T截止,T导通,饱和导通条件:,T饱和,因为,所以,状态判断,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,A,Y,非门电路三极管反相器,逻辑关系,TTL逻辑门电路,TTL逻辑门是指输入端和输出端都用双极型晶体三极管的集成电路(称为晶体管晶体管逻辑门或三极管三极管逻辑门)。,TTL反相器的基本电路,电路组成,输入级,中间级,输出级,D1保护二极管防止输入电压过低。,当uI0.2V,vB4=5V,vO=vB4vBE4vD=(5-0.7-0.7)=3.6V输出为高电平,5V,18,假设T1导通,则T1的集电结和T2、T3的发射结(3个PN结)导通,e,b,c,注意：T1正常放大时:发射结正偏，集电结反偏，即uCuBuE,现在:uEuBuC，即发射结反偏集电结正偏,倒置放大,i,i,i,=iib,=(1+i)ib,4.3V,3.6V,1.4V,0.7V,2.1V,工作原理,19,1.4V,T1倒置放大状态,假设T2饱和导通,T4、D均截止,(设14=20),T2饱和的假设成立,0.3V,1V,ICS2,0.7V,2.1V,思考：D的作用？,若无D，此时T4可以导通，电路将不能实现正常的逻辑运算,因为,3.6V,工作原理,T1倒置放大状态T2饱和，T4、D均截止,3.6,2.1,1.4,0.7,1,T3的工作状态：导通,放大还是饱和？,ICS2,iE1,又因为T4、D均截止，即,T3深度饱和：uO=UCES30.3V,（无外接负载）,若外接负载RL：,0.3,所以,灌电流负载,工作原理,0.7,1,1.4,3.6V,电路特点,TTL反相器的基本电路,1.采用输入级以提高工作速度,首先，输入为高电平（3.6V）,2.1,0.3,当输入下跳变时（3.6V0.2V）,但T2、T3的基区存储电荷还来不及消散vB2仍=1.4V,所以，T1管Je正偏、Jc反偏，工作在放大状态。,则T1管射极电流很快地从T2的基区抽走多余的存储电荷,从而加速了状态转换，使T2进入截止区。vB2=0.2V,T4的导通形成低阻通路，又很快地抽走T3的基区存储电荷,使T3加速进入截止区。vO=3.6V,2.采用推拉式输出级以提高开关速度和带负载能力,电路特点,TTL反相器的基本电路,拉电流负载,灌电流负载,与非门,两管单元TTL与非门,一、简易TTL与非门,1.1两管单元TTL与非门结构,T1是多发射极三极管，可以看成由三个三极管的基极并接以及三个集电极并接而成，由共同的基极控制，分析电路时每一个发射极均可当成一个三极管来分析。,TTL逻辑门电路,1.2两管单元TTL与非门工作原理,4K,4K,4K,4K,几个假设：1.发射极正向压降，当晶体管正向工作时，取VbeF=0.7V，而当晶体管饱和时，取VbeS=0.7V.2.集电结正向饱和压降，取VbcF=0.60.7V。3.晶体管饱和压降，当T1管深饱和时，因Ic几乎为零，取VceS0.1V，其余管子取VceS0.3V,一、简易TTL与非门,TTL逻辑门电路,1.3.1.输入信号中至少有一个为低电平的情况,R1,R2,VCC,B1,A,B,C,1V,VOL=0.3VVB1=VBE1+VOL=0.3V+0.7V=1V,VB1被嵌位在1V,IB1=(VCC-1V)/R1=5V-1V/4K=1mA,4K,4K,IC1,B2,0.4V,T2管的集电结反偏，Ic1很小，满足IB1Ic1，T1管深饱和，VCES1=(0.4-0.3)V=0.1V，VB2=0.4V,一、简易TTL与非门,TTL逻辑门电路,1.3.2.输入信号全为高电平,R1,R2,VCC,B1,A,B,C,1.4V,VOH=5VVB1=VBC1+VBE2=0.7V+0.7V=1.4V,VB1被嵌位在1.4V,4K,4K,IC1,B2,T1管的发射结反偏,集电结正偏,工作在反向有源区,集电极电流是流出的,T2管的基极电流为:IB2=-IC1=IB1+bIB1IB1（b0.01),IB1=(VCC-VB1)/R1=5V-1.4V/4K=0.9mAIB20.9mA,T2管饱和，T2管的饱和电压VCES=0.3V,VOL=0.3V,一、简易TTL与非门,TTL逻辑门电路,0.7V,T1管工作在反向放大区,假设:F=20,R=0.02,IB1=(VCC-VB1)/R1=5V-1.4V/4K=0.9mA,-IE1=RIB1=0.02*0.9=0.018mA,-IC1=(R+1)IB1=0.918=IB2,假设T2管工作在正向放大区,在R2上产生的压降为18mA*4K=72V,4K,4K,不成立,一、简易TTL与非门,TTL逻辑门电路,1.4TTL与非门的特性,电压传输特性,VO(V),VOH,VOL,Q1,Vi(V),Q2,VOH:输出电平为逻辑”1”时的最大输出电压,VOL:输出电平为逻辑”0”时的最小输出电压,VIL:仍能维持输出为逻辑”1”的最大输入电压,VIH:仍能维持输出为逻辑”0”的最小输入电压,VIL,VIH,一、简易TTL与非门,TTL逻辑门电路,噪声容限反映了门电路的抗干扰能力。,在保证输出为高电平的条件下，输入低电平上允许的最大正向干扰电压为低电平噪声容限：VNL=VIL-VOL,VNL越大，输入低电平的抗正向干扰能力越强,在保证输出为低电平的条件下，输入高电平上允许的最大负向干扰电压为高电平噪声容限：VNH=VOH-VIH,VNH越大，输入高电平的抗负向干扰能力越强,1.4TTL与非门的特性,2.噪声容限,一、简易TTL与非门,TTL逻辑门电路,噪声抑制与噪声容限,高噪声容限,低噪声容限,不定区,VIH,VIL,1,0,VOH,VOL,VNMH,VNML,GateOutput,GateInput,VNML=VIL-VOLVNMH=VOH-VIH,有效低电平输出,输入低电平有效范围,0,VIL,有效高电平输出,VIH,VDD,过渡区,VOH,VOL,噪声,噪声幅值VOLVIL,噪声幅值VIL-VOL,高电平,噪声,噪声幅值VIHVOH,噪声幅值RP时，上式可写为,由上两式得vI,R1,RP,(VCC-vBE1),即vIRP,vI与RP的特性曲线,4、TTL与非门的输入端负载特性,基本逻辑门电路,以下研究vI如何随RP变化,vI=IRP,而I=,VCC-vBE1,R1+RP,由上两式得vI=,R1+RP,RP,(VCC-vBE1),由上两式得vI,R1,RP,(VCC-vBE1),即vIRP,当vI升至1.4V时，T1的b极电位升至2.1V。,1.4V,2.1V,T2和T5的be极导通，令T1的b极电位箝定在2.1V。,由于T1的b极电位箝定在2.1V，所以此时即使再增加RP，vI也不会再增大，保持在vI=1.4V。,1.4,0,1,当RP较小有R1RP时，上式可写为,因为T2、T5的be极导通，所以此时这个门电路输出vo=0.3V，那么此时的输入vI相当于是高电平输入。,总结RP的数值,4、TTL与非门的输入端负载特性,基本逻辑门电路,vI,RP,be2,be5,VCC+5V,总结,通过分析可知：RP的不同取值对输入电压vI的影响是不同的，RP的取值一般有以下规律：,1.4,RP2.5k，相当于vI=VIH,输入电阻若0.69kRP2.5k，则逻辑电路会产生混乱，这种情况是不允许的。,本内容结束页,4、TTL与非门的输入端负载特性,基本逻辑门电路,vI,RP,be2,be5,VCC+5V,总结,通过分析可知：RP的不同取值对输入电压vI的影响是不同的，RP的取值一般有以下规律：,1.4,RP2.5k，相当于vI=VIH,输入电阻若0.69kRP2.5k，则逻辑电路会产生混乱，这种情况是不允许的。,5、TTL与非门的参数扇出系数NO,扇出系数NO：带负载能力的参数，它表示与非门输出端最多能接几个同类的与非门。一般为8个，NO=8。,5、TTL与非门的参数,基本逻辑门电路,若此与非门的NO=8，则表示可带8个同样的与非门。,扇出系数的扩展,5、TTL与非门的参数,基本逻辑门电路,注意：若与非门这样接法，相当接了两个负载。,驱动更多负载的方法,&,1,扇出系数NO：带负载能力的参数，它表示与非门输出端最多能接几个同类的与非门。一般为8个，NO=8。,扇入系数Ni,基本逻辑门电路,连接端,扇入系数Ni：扇入系数是表示有多少个输入端。一般Ni8个。若不够，可加扩展门扩大门的输入端。,扩展门,Ni=3,有6个输入端,5、TTL与非门的参数,扇出系数NO：带负载能力的参数，它表示与非门输出端最多能接几个同类的与非门。一般为8个，NO=8。,平均传输延迟时间tpd：表示门电路开关速度的重要参数。,平均传输延迟时间tpd,基本逻辑门电路,输入信号的上升沿与输出信号的下降沿是同时进行的，称为同步。,对于理想的非门，输出与输入之间的变化应是同步的。,5、TTL与非门的参数,平均传输延迟时间tpd,基本逻辑门电路,输出信号的下降沿比输入信号的上升沿延迟一段时间。,对于实际的非门，输出相对输入的变化会有延迟。,5、TTL与非门的参数,对于理想的非门，输出与输入之间的变化应是同步的。,平均传输延迟时间tpd：表示门电路开关速度的重要参数。,平均传输延迟时间tpd,基本逻辑门电路,平均传输延迟时间tpd的定义：,vi,vo,输入电压最大值的一半,输出电压最大值的一半,tPLH,tPHL,5、TTL与非门的参数,对于实际的非门，输出相对输入的变化会有延迟。,对于理想的非门，输出与输入之间的变化应是同步的。,平均传输延迟时间tpd：表示门电路开关速度的重要参数。,平均传输延迟时间tpd,基本逻辑门电路,显然，tpd越小，亦即tPLH与tPHL越小，输出相对于输入的延迟越小，脉冲波的频率可以更高，这就是通常所说的开关速度高。,vi,vo,tPLH,tPHL,输入电压最大值的一半,输出电压最大值的一半,5、TTL与非门的参数,平均传输延迟时间tpd：表示门电路开关速度的重要参数。,平均传输延迟时间tpd的定义：,TTL与非门的其它参数,基本逻辑门电路,vi,vo,输入电压最大值的一半,输出电压最大值的一半,tPLH,tPHL,5、TTL与非门的参数,6、使用常识电源电压要求,TTL集成门电路的封装（即外型）一般均如下图所示，为双7引脚排列。,基本逻辑门电路,74LS00,VCC,GND,1,7,8,14,其中型号为74LS00的TTL集成门电路是一个双输入4与非门，内部逻辑器件与外部的引出脚如图所示，VCC接电源，GND接地。,6、TTL与非门的使用常识,常用TTL逻辑门电路,TTL门电路的主要技术参数,1)输出高电平、低电平,高电平:3.4V-4V以上,低电平:0.3V-0.4V以下,2)阈值电压：UTH=1.4V,3)扇出系数:N100P时，R取180左右。,&,两个TTL门电路的输出端一般不可以并联在一起使用,基本逻辑门电路,两个TTL门电路的输出端一般不可以并联在一起使用。,+5V,TTL输出级,TTL输出级,工作过程分析,原理分析,6、TTL与非门的使用常识,工作过程分析,两个TTL门电路的输出端不可以并联在一起使用的原因分析,基本逻辑门电路,两个TTL门电路的输出端一般不可以并联在一起使用。,+5V,TTL输出级,TTL输出级,6、TTL与非门的使用常识,工作过程分析,两个TTL门电路的输出端不可以并联在一起使用的原因分析,基本逻辑门电路,两个TTL门电路的输出端一般不可以并联在一起使用。,+5V,TTL输出级,1,0,此与非门输入0,TTL输出级,饱和,截止,此与非门输入全1,饱和,此时电流很大，会损坏三极管。,6、TTL与非门的使用常识,截止,输出端所接负载个数不应超过扇出系数,基本逻辑门电路,两个TTL门电路的输出端一般不可以并联在一起使用。,输出端所接负载个数不应超过扇出系数。,6、TTL与非门的使用常识,工作过程分析,+5V,1,0,IC小,深度饱和原理,VCE1小,0.1V,IB1是T1的b1、e1正向导通电流，较大，IC1是T2的c2、b2反向饱和电流ICBO，非常小。此时T1基极电流大，集电极电流小，处于深度饱和。由输出特性曲线知应选IB1大的曲线的深度饱和段(IB大，IC小)。,IB1大,TTL或非门电路,输入级,中间级,1.A、B只要有一个为1,T2、T3饱和,T2、T4、D截止,uO=0.3V,0.3V,输出级,2.A、B均为0,iB1、iB1分别流入T1、T1的发射极,T2、T2均截止,则T3截止,T4、D导通,输入级,中间级,输出级,TTL或非门,5V,3.6V,TTL或非门电路,整理结果：,1,0,0,0,输入级,中间级,输出级,TTL或非门,TTL或非门电路,2其它类型TTL门电路,三态逻辑门（TSL）(Three-StateLogic),集电极开路TTL“与非”门（OC门）(OpenCollectorGate),集电极开路TTL“与非”门（OC门）,1,0,当将两个TTL“与非”门输出端直接并联时：,产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件,注：TTL输出端不能直接并联,TTL与非门电路,集电极开路TTL“与非”门（OC门）,当输入端全为高电平时，T2、T5导通，输出F为低电平；,输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。,OC门完成“与非”逻辑功能,逻辑符号：,输出逻辑电平：低电平0.3V高电平为VC（5-30V）,集电极开路TTL“与非”门（OC门）,应用时输出端要接一上拉负载电阻RL,111,OC门必须外接负载电阻和电源才能正常工作。,可以线与连接VCC根据电路需要进行选择,OC门的主要特点,线与连接举例：,+VCC,RL,线与,Y,Y,F=F1F2F3,RL,集电极开路TTL“与非”门（OC门）,F=F1F2F3?,F=F1F2F3?,所以：F=F1F2F3,外接电阻RL的估算：,nOC与非门的个数,m负载与非门的个数,k每个与非门输入端的个数,IIH,IOH,IOH：OC门截止时的反向漏电流。,IIH：与非门高电平输入电流(流入接在线上的每个门的输入端),1,1.RL最大值的估算,UOHmin,RL,2.RL最小值的估算,0,最不利的情况：,只有一个OC门导通，iR和iI都流入该门。,IOL：OC门带灌电流负载的能力。,iI,IIL,IOL,IIL：与非门低电平输入电流(每个门只有一个，与输入端的个数无关),IOL,iR,RL,外接电阻RL的估算：,集电极开路TTL“与非”门（OC门）,OC门需外接电阻，所以电源VC可以选5V30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接,119,三态逻辑门（TSL）,1,0.3,输出F端处于高阻状态记为Z,Z,三态门TSL门(Three-StateLogic),(1)使能端低电平有效,2.电路组成,使能端,(2)使能端高电平有效,EN,以使能端低电平有效为例：,三态门的工作原理,P,Q,P=1（高电平）,电路处于正常工作状态：,D3截止，,（Y=0或1）,使能端,P=0(低电平),D3导通,T2、T4截止,uQ1V,T3、D截止,输出端与上、下均断开,可能输出状态：0、1或高阻态,Q,P,高阻态,记做Y=Z,使能端,低电平使能,高电平使能,三态与非门(TSL),三态钳位电路,3.6V,1.4V,0.7V,当EN=1时,三态与非门真值表,当EN=0时,0.3V,1V,低电平,1V,开路,三态与非门真值表,三态与非门(TSL),另一种形式的三态与非门：,三态与非门(TSL),三态与非门真值表,(1)用做多路开关,三态门的应用,三态逻辑门（ThreeStateLogic,TSL）,(2)用于信号双向传输,三态门的应用,三态逻辑门（ThreeStateLogic,TSL）,(3)构成数据总线,主要作为TTL电路与数据总线间的接口电路,数据总线,注意：,任何时刻，只允许一个三态门使能，其余为高阻态。,功能表,三态门的符号及功能表,功能表,单管逻辑门：在中、大规模集成电路中，除了各种简化门外，也常用单个晶体管来组成逻辑门，常用的有单管禁止门、单管串接与非门等。特点是电路简单，逻辑功能强、功耗低，但负载能力差，互连不当会造成逻辑错误。,3单管逻辑门,单管禁止门电路简单(只用一个晶体管)，如图1所示，基极A和发射极B作为输入端，集电极Y作为输出端。,Q,Vcc,Y,B,A,RL,图1单管禁止门,只有当A=1,B=0时，输出才为低电平，其逻辑关系为：,单管禁止门电路简单(只用一个晶体管)，如图1所示，基极A和发射极B作为输入端，集电极Y作为输出端。当B=1时，禁止基极的信号传到集电极，而当A=0时，禁止发射极信号传到集电极，所以是一种禁止门。,2.单管串接逻辑门图2所示电路，由图可