第3章-组合逻辑电路.ppt

第3章组合逻辑电路,3.1组合逻辑电路的分析与设计3.2常见组合逻辑电路3.2.1加法器（Adder）3.2.2编码器（Encoder）3.2.3译码器（Decoder）3.2.4数据选择器与数据分配器3.3组合逻辑电路的竞争冒险现象,3.1组合逻辑电路的分析与设计,组合逻辑电路，即电路的输出仅与同一时刻电路的输入有关系，而与此前电路的状态无关。如前面学习的与门、或门、非门等就是简单的组合逻辑电路。组合逻辑电路主要由逻辑门电路构成，并且输出与输入之间没有反馈连接。组合逻辑电路的组成框图见下图所示。其中，xi为输入逻辑变量，yi为输出逻辑变量。yi与xi之间的逻辑关系为：y1=f1(x1xn)y2=f2(x1xn)ym=fm(x1xn),3.1.1组合逻辑电路的分析,根据已知组合逻辑电路(逻辑图)，运用逻辑电路运算规律，确定其逻辑功能的过程，称为组合逻辑电路的分析。分析过程如下：1.根据给定的逻辑电路(逻辑图)，确定组合逻辑电路输出逻辑表达式。推导输出逻辑表达式一般按照从输入到输出逐级写出的方法进行。2.利用公式法或卡诺图法对写出的输出逻辑表达式进行变换和化简，得到最简表达式。3.列出输出逻辑变量的真值表。4.分析真值表，确定、说明组合逻辑电路功能。,【例3.1】分析下图所示组合逻辑电路。,解首先确定电路输出逻辑表达式。对获得的表达式变换化简，得到最简输出逻辑表达式。列出真值表。,分析真值表：当三个输入逻辑变量中存在两个或以上的高电平1时，输出为高电平1；否则，输出为低电平。所以，这是一个三位的多数表决电路。当事件获得多数肯定时，事件被通过。,【例3.2】分析下图所示组合逻辑电路。,解首先确定电路输出逻辑表达式列出对应真值表如下,通过对真值表的分析，可以发现，当输入AB时，三个输出Z1、Z2、Z3分别输出高电平1。所以，Z1表示AB。这是一个一位数值比较电路。引入中间变量的目的是为了有顺序的分析组合逻辑电路。在熟悉之后，可以不再引入中间变量而直接进行分析。,【例3.3】分析下图所示组合逻辑电路。,解按照分析步骤，可以写出该组合逻辑电路的最终输出逻辑表达式为进行化简、变换列出真值表如下。,【例3.3】真值表,该电路逻辑功能为：当输入A、B中存在0且CD时，电路输出为1。,【例3.4】分析下图描述波形对应组合逻辑电路的功能。,解波形图是描述电路的方法之一。根据已知输入输出波形图，可以获得电路真值表。分析真值表知，该电路反映了输入输出之间的“异或”逻辑关系。,3.1.2组合逻辑电路的设计,组合逻辑电路的设计是从拟实现的电路逻辑功能出发，运用逻辑运算规律，求出实现目标逻辑功能的最佳逻辑电路的过程。组合逻辑电路的设计步骤为：1.根据拟实现的逻辑功能，建立该逻辑问题的真值表。确定输入、输出各变量间的逻辑关系，列出真值表。2.根据真值表，求出输出逻辑表达式，并进行变换和化简，得到需要的最简表达式。3.根据表达式，画出逻辑图，用要求的门电路实现电路功能。,【例3.5】设计一个三变量相异电路，用与非门实现。,解三变量相异电路，即当三个输入逻辑变量取值相同时，输出为0；当三个输入逻辑变量取值不同时，输出为1。根据题意，列出真值表如下,获得逻辑函数F的最简表达式获得满足本题设计要求的逻辑电路如下,【例36】某水库在水下自下而上设A、B、C三个水位警戒线，若水位高于该线，则输出高电平1，否则输出0。水下设有两个放水闸门Z1、Z2。水位低于A，两个闸门均关闭；水位高于A而低于B，仅开闸门Z2放水；水位高于B而低于C，仅开闸门Z1放水；水位高于C，两个闸门Z1、Z2同时放水。请设计一个闸门Z1、Z2的逻辑控制电路。解根据题意，设A、B、C代表三个水位警戒线状态，为输入逻辑变量。水位超过该点，输入逻辑变量状态为1，否则为0；Z1、Z2分别代表两个闸门的状态，为输出逻辑变量。该闸门打开放水，记为1，否则为0。得到真值表如下。,根据真值表，得到输出函数表达式。与非门实现该逻辑功能电路如下。,3.2常见组合逻辑电路,3.2.1加法器（Adder）1.半加器（HalfAdder）只考虑本位两个数相加，不考虑低位进位的加法运算，称为半加。完成半加功能的电路，称为半加器。半加器真值表如下,半加器输出的逻辑表达式为半加器的框图、实现电路、逻辑符号如图所示。,2.一位全加器（FullAdder）,考虑本位两个数相加与低位进位的加法称为全加，完成全加功能的电路称为全加器。全加器的真值表如下：,根据真值表，获得输出表达式：,全加器的框图、实现电路、逻辑符号如图所示。,与或非门实现全加器,根据全加器真值表，可获得输出Si和Ci的另一种表达式，以方便使用与或非门实现全加器功能。与或非门构成的全加器电路如下。,一位全减器,输入被减数Ai、减数Bi、低位向本位的借位Ji-1；输出本位全减差Fi、本位向高位的借位Ji全减器的其真值表见表3.9根据真值表，可以获得输出Fi与Ji的表达式。根据获得的表达式，即可获得实现全减功能的逻辑电路。,3.多位全加器,（1）串行进位加法器。该电路实现两个四位二进制数A=A3A2A1A0和B=B3B2B1B0的相加。F=A+B=A3A2A1A0+B3B2B1B0=C3S3S2S1S0该电路优点是电路简单。缺点是低位产生的进位信号需逐级传送，工作速度较慢。位数越多，速度越慢。为了提高运算速度，需减少进位信号传送所需的时间。这就产生了超前进位加法器。,（2）超前进位加法器。电路中增加了快速进位电路，在进行算术运算的同时，将进位信号也计算出来，以提高运算速度。,Ci=AiBi+BiCi-1+AiCi-1（全加器中Ci的另一种表示形式）依此可以推得：,C0=A0B0+B0C-1+A0C-1=A0B0+(A0+B0)C-1C1=A1B1+B1C0+A1C0=A1B1+(A1+B1)C0=A1B1+(A1+B1)A0B0+(A0+B0)C-1C2=A2B2+B2C1+A2C1=A2B2+(A2+B2)C1=A2B2+(A2+B2)A1B1+(A1+B1)A0B0+(A0+B0)C-1C3=A3B3+B3C2+A3C2=A3B3+(A3+B3)C2=A3B3+(A3+B3)A2B2+(A2+B2)A1B1+(A1+B1)A0B0+(A0+B0)C-1只要知道了输入信号A与B，及最低位进位C-1，利用上述表达式确定的快速进位电路，就可以迅速求出每一位的进位数值，提高电路的运算速度。下图为为带快速进位的四位二进制全加器7483A,（3）全加器典型应用,a.组成八位二进制加法器。该电路能够实现A=A7A6A5A4A3A2A1A0和B=B7B6B5B4B3B2B1B0的加法功能。,b.组成BCD加法器。,一位十进制数用四位二进制数表示，8421BCD码加法器由四位二进制加法器和校正电路构成。其中校正电路的作用是当两个8421码相加的和超过9时，通过该电路进行校正，产生十进制数6（即0110），再将它与原和数相加，以获得一个正确的、8421码形式的结果。是否进行校正，按表3.10所示规律进行。表中，S3S2S1S0为校正后输出的四位本位和，P为输出结果超过十进制数9时，产生的进位输出。若考虑两个数相加和在1618之间时，会产生进位C3，同样要进行加6校正，则进位输出P的表达式为：,8421BCD码加法器电路如下,8421BCD码加法器由三部分构成：第一部分进行两个8421BCD码的相加；第二部分判断相加结果是否需要进行校正，并产生校正信号；第三部分完成加6校正，并输出正确的8421BCD结果。,利用全加器还可以实现不同代码之间的转换。【例3.7】利用7483A设计一个代码转换电路，完成8421码到余3码的转换。,解代码转换电路，属于组合逻辑电路。也可以按照组合逻辑电路的设计方法进行设计。根据余3码的定义可知，余3码是由对应8421码加3(0011)形成的代码。将输入A连接相应8421码，输入B接0011，二者相加的结果即为余3码，见下图,3.2.2编码器（Encoder）,定义：数字电路中，需要将具有某种特定含义的信号变成代码，利用代码表示具有特定含义对象的过程，称为编码。能够完成编码功能的器件，称为编码器。1.普通编码器电路在某一时刻只能对一个输入信号进行编码，即只能有一个输入端有效、存在有效输入信号。由于n位二进制代码可以表示2n种不同的状态，所以，2n个输入信号只需要n个输出就能够完成编码工作。,【例3.8】设计一个83线普通编码器。,解83线普通编码器，属于二进制编码器。X7X0表示八路输入，Y2Y0表示三路输出。设输入、输出均为高电平有效，列出83线编码器的真值表。,8个输入变量中在某一时刻只有一个变量取1，其余变量均为0，这样的一组变量称为互相排斥的变量。在8个输入变量28=256个变量取值组合中，仅用到其中的8个，其余248个变量组合，均作为无关项出现。可以求出：Y2=X4+X5+X6+X7Y1=X2+X3+X6+X7Y0=X1+X3+X5+X7与非门实现的83线普通编码器如下,2.优先编码器（PriorityEncoder）,优先编码允许多个有效输入信号同时存在，但根据事先设定的优先级别不同，编码器只接受输入信号中优先级别最高的编码请求，而不响应其他的输入信号。【例3.8】设计一个8421BCD优先编码器，设大数优先级别高。解该优先编码器具有十个输入端，代表十进制数09，用X0X9表示；有四个输出端，代表对应输入的8421码，用A、B、C、D表示。输入十进制数越大，其优先级别越高。设输入、输出均为高电平有效，该优先编码器真值表如下,表3.12【例3.8】真值表,根据真值表，可以得到输出A、B、C、D的表达式,83线优先编码器74LS148,74LS148具有八位输入，三位输出。均为低电平有效。电路增加了部分使能端(EnablePin)：使能输入端(低电平有效)、使能输出端EO(高电平有效)、优先标志端(低电平有效)。,74LS148功能表,【例3.9】利用74LS148构成164线优先编码器。,解将两块83线优先编码器74LS148通过使能端连接，并辅以必要的门电路，即可完成164线优先编码功能，见下图。,电路工作过程如下：,当中有低电平输入时，（H）块工作。此时，EOH=1，。由于EOH=1，（L）块不工作，其输出均为1。例如：当输入=0时，（L）块不工作，（H）块的。电路总输出为。当全为高电平输入时，（H）块不工作。其输出，此时，EOH=0，（L）块工作。例如：输入=0，则（L）块工作，其输出，电路总输出为：利用两块74LS148级联，可以构成164线优先编码器。,104线优先编码器74LS147（反码输出）,74LS147功能表见表3.14。该电路输入、输出均为低电平有效，当全部输入均为高电平时，表示输入零。由于在BCD编码器中，每一位数字均独立编码，不需扩展，所以该电路没有扩展端。,3.2.3译码器（Decoder）,1变量译码器具有m个输入端，2m个输出端。输入信号是二进制代码，输出信号是一组对应输入的电平信号。不同的输入代码组合，分别在不同的输出端呈现有效电平。2-4线译码器功能表如下。,输出的表达式如下实现以上译码功能的电路如下：,38线变量译码器74LS138,该电路除输入、输出端以外，增加了三个使能端：。既便于电路级联，扩大输入端的个数；同时通过使能端控制信号的作用，控制可能出现的冒险现象。,74LS138功能表,利用译码器的使能端，可以方便的实现电路功能扩展,【例3.10】利用74LS138实现416线译码功能。解74LS138的使能端级联，可方便的将38线译码器扩展完成416线译码功能。设为A3A2A1A0，输出为。实现电路如下。,电路工作过程如下：,当输入A3=0时，（L）块工作，此时根据A2A1A0的取值组合，在中选择一路输出，完成00000111的译码工作。当输入A3=1时，（H）块工作，此时根据A2A1A0的取值组合，在中选择一路输出，完成10001111的译码工作。将以上两种情况综合在一起，利用两块74LS138级联就能够完成416线译码功能。,【例3.11】试用一块74LS138实现下列逻辑函数。解根据38线译码器74LS138真值表可知：译码器正常工作时，满足：（mi为最小项，i的取值由07）。即每个输出变量仅包含一个输入变量构成的最小项。所以，可以将逻辑函数F1、F2变换为：设译码器使能端，保证译码器处于正常工作状态。将函数输入变量A、B、C分别接至译码器数据输入端A2、A1、A0，实现函数F1、F2的连接图如下。,若定义输入变量A为被减数，B为减数，C为低位对本位的借位，则该电路可以实现一位全减器的逻辑功能。利用译码器实现逻辑函数时，如果译码器数据输入端不能满足逻辑函数输入变量个数的要求，应先利用译码器使能端进行扩展后，再完成实现逻辑函数的工作。,2码制变换译码器,码制变换译码器将输入的BCD码变换成相应十个输出信号，也称作410线译码器。这种译码器，具有m=4个输入端，n=10个输出端，n2m，也称为部分译码器。下图所示为8421码输入的410线译码器74LS42。,74LS42功能表如下,3.显示译码器,能够将输入二十进制代码以十进制（或十六进制）数形式显示所需的转换电路称为显示译码器。(1)数码显示器件。用来显示数字和符号。使用较多的是七段数码显示器。主要包括发光二极管(LED)数码管和液晶显示(LCD)数码管两种。LED数码管通过点亮不同位置上的LED使其显示不同的字符形状，并将需显示的各段按ag命名，如下所示。其优点是具有较高亮度、工作电压较低、体积小、可靠性高、有多种颜色可供选择，应用广泛；但工作电流较大。,七段显示器中的LED根据连接方式的不同，分为共阴极与共阳极两种连接方式。LCD数码管是利用液晶材料在电场作用下会吸收光线的特性显示数码。优点是耗电较低、体积小、重量轻、显示清晰；但显示亮度较低。,（2）数字显示译码/驱动器,中规模BCD译码/驱动器74LS47其中，A3A2A1A0是4位BCD码输入，是七段输出，输出低电平有效。74LS47功能表如下。,74LS47功能扩展端的作用,测试灯输入端。作用是检查数码管七段显示是否都能够正常发光。=0，=1时，七段显示部件全部点亮，显示“日”字。译码器正常工作时，应使=1。动态灭灯输入端。作用是将数码管显示的、不用的零熄灭掉。当=1、=0、A3A2A1A0=0000时，均为1，数码管不显示，且=0。灭灯输入端。当=0时，不管输入如何，均为1，数码管不显示。该功能端优先级别最高。动态灭灯输出端。起控制低位灭零信号的作用。若=1，说明本位处于显示状态；若=0，且低位为零，则低位零被熄灭。它与组成线与关系。,利用74LS47和数码显示器件配合构成的具有灭0效果的8位数码显示电路如下。,3.2.4数据选择器与数据分配器,1.数据选择器（Dataselector）数据选择器是从多路输入数据中选择一路送至输出端的数字器件，是一种多输入、单输出的组合逻辑电路，也称为多路选择器或多路开关。常见数据选择器包括2选1、4选1、8选1、16选1等。（1）4选1数据选择器下图为双4选1数据选择器74LS153，其作用相当于两个单刀四掷开关。,D0D3为数据输入端，其个数称为通道数；Y为数据输出端；为选通输入端，该信号的状态决定电路的工作状态：=0时，电路正常工作，输出被选中数据。A1A0为地址输入端，根据A1A0的组合，从输入中选中一路数据，进行传送输出，74LS153中的两个数据选择器共用一组地址输入端。地址输入端的个数m与通道数n应满足n=2m。74LS153功能表如下。,74LS153功能表,由功能表，可以得到：,（2）数据选择器的应用。a.通道数扩展。数据选择器的输入端个数不足时，利用选通端可进行通道数的扩展，以满足输入数据的要求。下图所示为74LS153完成8选1的功能。,当=0时，数据选择器（H）工作，根据地址输入A1A0的取值，从输入D4D7中选择一路输出；当=1时，数据选择器（L）工作，根据地址输入A1A0的取值，从输入D0D3中选择一路输出。依靠这种方法完成8选1。利用五块4选1数据选择器，完成16选1的电路图如下：,b实现逻辑函数,数据选择器输出函数表达式中包含地址变量的所有最小项，因此可通过数据输入端控制输出函数中包含的最小项。它的这种特性可以被用来实现逻辑函数。若数据选择器地址输入端个数为n，则该数据选择器能够实现含有n+1个变量的逻辑函数。其中n个变量作为数据选择器地址输入端变量，一个变量从数据输入端、作为输入数据以原变量或反变量的形式输入。【例3.12】8选1数据选择器74LS151逻辑符号、外引线功能图及功能简表如下所示。利用它实现逻辑函数F(A,B,C,D)=m（0,1,5,6,8,9,11,13,14）。,74LS151功能简表,解F(A,B,C,D)=m(0,1,5,6,8,9,11,13,14)=该函数含有四个输入变量，将其中的三个作为数据选择器地址输入变量，一个作为数据输入变量。选择A、B、C作为地址输入变量，D作为数据输入变量，将数据选择器的输出记为Y。将函数F整理为：F与Y比较，可得：将D0D7加至数据输入端，在变量A、B、C的控制下，可实现逻辑函数F，见下图。,【例3.12】连接图,【例3.13】利用74LS151实现逻辑函数解该函数共含有三个输入变量，可以用4选1数据选择器实现。现在利用8选1数据选择器74LS151实现它。将三个输入逻辑变量A、B、C全部作为数据选择器的地址输入变量。可得：连接图如下：,【例3.13】连接图2.数据分配器（Demnltiplexer）数据分配器能够将一个输入数据传送至若干个输出端中任何一个，它将一路输入变为多路输出，也称为多路解调器。它可以将串行数据输入变为并行数