FPGA电路设计中毛刺问题的研究毕业答辩PPT_第1页
FPGA电路设计中毛刺问题的研究毕业答辩PPT_第2页
FPGA电路设计中毛刺问题的研究毕业答辩PPT_第3页
FPGA电路设计中毛刺问题的研究毕业答辩PPT_第4页
FPGA电路设计中毛刺问题的研究毕业答辩PPT_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

FPGA电路设计中毛刺问题的研究,2013届本科生毕业论文答辩,指导老师：皇甫海燕,班级：电子09-11班姓名：谢永红学号：20090605141009,FPGA电路设计中毛刺问题的研究,FPGA简介,FPGA电路中毛刺的产生,具体实例,毛刺的消除方法,FGPA简介,FPGA是英文FieldProgrammableGateArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上更进一步的发展产物。里边包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和里边连线（Interconnect）三个部分。,其特点主要有：,1）采用FPGA设计ASIC电路，用户不需投片生产，就能得到合适的芯片。2）FPGA也可做其它全定制或半定制ASIC电路的中的试样片。3）FPGA内部有丰富的触发器和IO引脚。4）FPGA是ASIC电路中设计周期最短、研发费用最低并且风险最小的器件之一。5)FPGA采用高速CHMOS工艺，功耗低，可与CMOS、TTL等电平兼容。,FPGA电路中毛刺的产生,原理图,波形图,毛刺的消除方法,冗余项法,采样法,吸收法,延迟法,状态机控制法,硬件描述语言法,实例1,4位乘法器的仿真结果,输出加D触发器后仿真结果,实例1,在有限状态机的基础上采用时钟同步信号,实例2,改进前波形图：,在有限状态机的基础上采用时钟同步信号,实例2,改进后波形图：,直接把状态机的状态码作为输出信号,实例3,致谢,本论文是在海燕老师的悉心指导下完成的，在这里我向我的指导老师表示深深的谢意，并向各
人人文库> 全部分类> 毕业设计 > 毕业论文

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论