数电实验报告

数电实验报告实验一反相器版图设计实验目的1、熟悉MOS晶体管版图结构及绘制步骤；2、熟悉反相器版图结构及版图仿真；实验内容1、绘制PMOS布局图；2、绘制NMOS布局图；3、绘制反相器布局图并仿真。实验步骤1、绘制PMOS布局图1打开LEDIT程序执行在TANNERLEDIT90目录下的LEDITEXE文件。2另存新文件选择FILESAVEAS命令，打开“另存为”对话框，在“文件名”文本框中输入新文件名称。3取代设定选择FILEREPLACESETUP命令，单击出现的对话框的FROMFILE下拉列表右侧的BROWSER按钮，选择F学习TANNERLEDIT90SAMPLESSPREXAMPLE11IGHTSTDB文件，单击OK按钮，就可将LIGHTSTDB文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。4编辑组件LEDIT编辑方式是以组件CELL为单位而不是以文件FILE为单位的，每一个文件可有多个CELL，而每一个CELL可表示一种电路布局图或说明，每次打开新文件时自动打开一个CELL并将之命名为CELL0。5设计环境设定绘制布局图，绘图前先要确认或设定坐标与实际长度的关系。选择SETDESIGN命令，打开SETUPDESIGN对话框，在TECHNOLOGY选项卡中出现使用技术的名称、单位与设定，设定1个LAMBDA为1000个INTERNALUNIT,也设定1个LAMBDA等于1个MICRON。接着选择GRID选项卡，其中包括使用格点显示设定、鼠标停格设定与坐标单位设定。在GRIDDISPLAY选项组中设定1个显示的格点DISPLAYEDGRID等于1个坐标单位LOCATORUNIT,在SUPPRESSGRIDLESSTHAN文本框中设定当格点距离小于8个像素PIXELS时不显示在CURSORTYPE选项中设定鼠标光标显示为SMOOTH类型，在MOUSESNAPGRID文本框中设定鼠标锁定的格点为05个坐标单位LOCATORUNIT在ONELOCATORUNIT文本框中设定1个坐标单位为1000个内部单位INTERNALUNITS。6选取图层在LAYERS面板，其中有一个下拉列表，可选取要绘制的图层，例如，POLY,则LAYERS面板会选取代表POLY图层的红色。7绘制NWELL图层LEDIT编辑环境是预设在P型基板上，流程上要先做出NWELL区。选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击其中的SETUP按钮会出现SETUPDESIGNRULES对话框或单击按钮，再从其中的RULESLIST列表框选择11WELLMINIMUMWIDTH选项，可知NWELL的最小宽度有10个LAMBDA的要求。选取LAYERS面板下拉列表中的NWELL选项，使工具被选取，再从DRAWING工具栏中选择工具，在CELL0编辑窗口画出占据横向24格纵向15格的方形NWELL。8截面观察LEDIT有一个观察截面的功能，可观察利用该布局图设计出的组件的制作流程与结果。选择TOOLSCROSSSECTION命令或单击按钮，打开GENERATECROSSSECTION对话框。单击GENERATECROSSSECTION对话框的BROWSER按钮，在弹出的对话框中选择LEDIT90SAMPLESSPREXAMPLE1LIGHTSXST文件，再单击PICK按钮在编辑画面选择要观察的位置，再单击GENERATECROSSSECTION对话框的OK按钮。9绘制ACTIVE图层设计了NWELL的布局区域之后，接着设计主动区ACTIVE图层图样，选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击其中的SETUP按钮会出现SETUPDESIGNRULES对话框或单击胺钮，再从RULESLIST列表框中选择21ACTIVEMINIMUMWIDTH选项，可知ACTIVE的最小宽度有3个LAMBDA的要求。选取LAYERS面板中下拉列表中的ACTIVE选项，在CELL0编辑窗口中画出占据横向10格纵向5格的方形ACTIVE于NWELL图层中。10截面观察利用截面观察功能观察主动区绘制后的截面图。11设计规则检查选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，选中WRITEERRORSTOFILE复选框将错误项目纪录至CELL0DRC文件或自行取文件名，若单击“确定”按钮，则进行设计规则检查。发现有一个错误，单击“确定”按钮后，可选择TOOLSCLEARERRORLAYER命令清除错误符号，或单击按钮清除。12绘制PSELECT图层选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击SETUP按钮会出现SETUPDESIGNRULES对话框或单击按钮，再从RULESLIST列表框中选择42B25ACTIVETOPSELECTEDGEACTIVEMINIMUMWIDTH选项。选取LAYERS面板中下拉列表中的PSELECT选项，使工具被选取，再从DRAWING工具栏中选择工具，于CELL0编辑窗口中画出占据横向18格，纵向9格的方形于NWELL图层中，绘制PSELECT图层。13绘制POLY图层选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击其中的SETUP按钮打开SETUPDESIGNRULES对话框或单击按钮，再从其中的RULESLIST列表框中选择31POLYMINIMUMWIDTH选项。从31规则内容可知，POLY的最小宽度有两个LAMBDA的要求。选取LAYERS面板中下拉列表中的POLY选项，使工具被选取，再从DRAWING工具栏中选择工具，在CELL0编辑窗口画出占据横向2格，纵向7格的方形于NWELL图层中。14设计规则检查选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，选中WRITEERRORSTOFILE复选框将错误项目纪录到CELL0DRC文件或自行取文件名，若单击“确定”按钮，则进行设计规则检查。15检查错误利用LEDIT中的FILEOPEN命令打开错误纪录文件CELL0DRC。打开CELL0DRC的内容。16修改对象将绘制的POLY图层改为延伸出ACTIVE区域为两个格点的方式，可选择EDITEDITOBJECTS，打开EDITOBJECTS对话框，可在其中的SHOWBOXCOORDINATESUSING下拉列表框中选择COMERS选项。在EDITOBJECTS对话框中，Y1代表方形下边的Y坐标值，Y2代表方形上边的坐标值，XL代表方形左边的X坐标值，X2代表方形右边的坐标值。Y坐标值是往上增加，而X坐标值是往右增加。将Y1下降1即将Y1处改为11000，将Y2上升1即将Y2处改为20000，单击“确定”按钮。17截面观察利用LEDIT的观察截面的功能来观察该布局图设计出的组件的制作流程与结果。选择TOOLSCROSSSECTION命令，或单击按钮，打开GENERATECROSSSECTION对话框，单击该对话框的BROWSER按钮，在弹出对话框中选择LEDIT90SAMPLESSPREXAMPLE1LIGHTSXST文件，再单击PICK按钮在编辑画面选择要观察的位置，再单击GENERATECROSSSECTION对话框的OK按钮。18绘制ACTIVECONTACT图层选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击其中的SETUP按钮会打开SETUPDESIGNRULES对话框或单击按钮，再从其中的RULESLIST列表框中选择61AACTIVECONTACTEXACTSIZE选项。选择LAYERS面板中下拉列表中的ACTIVECONTACT选项，使按钮被选择，再从DRAWING工具栏中选择工具，在CELL0编辑窗口的ACTIVE图层中画出占据横向两格、纵向两格的方形，左右两个扩散区各画一个ACTIVECONTACT，绘制ACTIVECONTACT图层。ACTIVECONTACT与FIELDACTIVE之间的环绕距离分别为15个LAMBDA上下与两个LAMBDA左右，将ACTIVE改为横向14格，纵向5格，并移动两个ACTIVECONTACT。19截面观察利用LEDIT的观察截面的功能，观察该布局图设计出的组件的制作流程与结果。选择TOOLSCROSSSECTION命令，选定截面观察的位置。20绘制METAL1图层选择TOOLSDRC命令来进行，单击打开的DESIGNRULECHECK对话框中的SETUP按钮会出现SETUPDESIGNRULES对话框或单击按钮，从其中的RULESLIST列表框中选择71METAL1MINIMUMWIDTH选项。21设计规则检查选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，选中其中的WRITEERRORSTOFILE复选框将错误项目纪录到CELL0DRC文件或自行取文件名，之后若单击“确定”按钮。22检查错误利用LEDIT中的FILEOPEN命令打开错误纪录文件CELL0DRC。选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，单击其中的SETUP按钮会出现SETUPDESIGNRULES对话框或单击按钮，再从其中的RULESLIST列表框中选择74METALLOVERLAPOFACTIVECONTACT选项来观看该条设计规则的设定。23截面观察利用LEDIT的观察截面的功能，可观察该布局图设计出的组件的制作流程与结果。选择TOOLSCROSSSECTION命令或单击按钮，将打开GENERATECROSSSECTION对话框，单击其中BROWSER按钮，在弹出的对话框中选择LEDIT90SAMPLESSPREXAMPLE1LIGHTSXST文件，单击其中PICK按钮在编辑画面选择要观察的位置，再单击GENERATECROSSSECTION对话框的OK按钮。24重新命名将CELL0的名称重新命名，可选择CELLRENAME命令，打开RENAMECELLCELL0对话框，将CELL名称改成PMOS。25设计成果将设计结果保存之后，本实例先建立了一个PMOS组件，PMOS布局成果，读者可利用单独显示图层的功能，让图层个别显示。要让全部的图层都显示，则右击LAYERS面板，打开如图147所示的菜单，选择其中的SHOWALL命令，则会出现全部图层。2、绘制NMOS布局图1新增NMOS组件选择CELLNEW命令，打开CREATENEWCELL对话框，在其中的NEWCELLNAME文本框中输入“NMOS”，单击OK按钮。2编辑NMOS组件依照PMOS组件的编辑流程，建立出ACTIVE图层、NSELECT图层、POLY图层、ACTIVECONTACT图层与METAL1图层，NMOS组件的编辑结果。其中，ACTIVE宽为14个格点，高为5个格点POLY宽为2个格点，高为9个格点NSELECT宽为18个格点，高为9个格点；两个ACTIVECONTACT宽皆为2个格点，高皆为2个格点两个METAL1宽皆为4个格点，高皆为4个格点。3截面观察利用LEDIT的观察截面的功能来观察该布局图设计出的组件的制作流程与结果。选择TOOLSCROSSSECTION命令或单击按钮，打开GENERATECROSSSECTION对话框，单击其中的BROWSER按钮，在弹出的对话框中选择LEDIT90SAMPLESSPREXAMPLE11IGHTSXST文件，单击PICK按钮在编辑画面选择要观察的位置，再单击GENERATECROSSSECTION对话框的OK按钮。4设计导览打开DESIGNNAVIGATOR窗口，可以看到EX0文件有NMOS与PMOS两个CELL。3、绘制反相器布局图1打开LEDIT程序执行在TANNERLEDIT90目录下的LEDITEXE文件，或选择“开始”“程序”TANNEREDALEDITPROV82LEDITV823命令，即可打开LEDIT程序，LEDIT会自动将工作文件命名为LAYOUT1SDB并显示在窗口的标题栏上2另存新文件选择FILESAVEAS命令，打开“另存为”对话框，在其中的“保存在”下拉列表框中选择选取存储的目录，在“文件名”文本框中输入新文件名称。3取代设定选择FILEREPLACESETUP命令，单击出现的对话框中的BROWSER按钮。4编辑组件LEDIT编辑方式是以组件CELL为单位而不是以文件FILE为单位，每一个文件可有多个CELL，而每一个CELL可表示一种电路布局图或说明，每次打开新文件时便自动打开一个CELL并将之命名为CELL0。5坐标设定坐标与格点的设定与绘制NMOS及PMOS相同。6复制组件选择CELLCOPY命令，或单击按钮，打开SELECTCELLTOCOPY对话框，单击其中的BROWSER按钮，在出现的对话框中选择前面所编辑的文件EX0TDB，再在SELECTCELLTOCOPY对话框中选择NMOS组件，如图153所示，单击OK按钮。7引用NMOS组件选择CELLINSTANCE命令，打开SELECTCELLTOINSTANCE对话框，可以看到，在组件列表中有CELL0，NMOS与PMOS这3个组件，如图154所示，选择NMOS组件再单击OK按钮。8引用PMOS组件选择CELLINSTANCE命令，打开SELECTCELLTOINSTANCE对话框，可以看到，在组件列表中有CELL0，NMOS与PMOS这3组件，选择PMOS组件再单击OK按钮。9设计规则检查由于绘制的图样是要制作集成电路的光罩图样，必须配合设计规则来绘制图层，才能确保流程时的效率。选择TOOLSDRC命令，打开DESIGNRULECHECK对话框，选中其中的WRITEERRORSTOFILE复选框将错误项目纪录到CELL0DRC文件或自行取文件名，若单击“确定”按钮。10新增PMOS基板节点组件选择CELLNEW命令，打开CREATENEWCELL对话框，在NEWCELLNAME文本框中输入“BASECONTACTP”，单击OK按钮。11编辑PMOS基板节点组件由于PMOS的基板也需要接通电源，故需要在NWELL上面建立一个奥姆节点，其方法为在NWELL上制作一个N型扩散区，再利用ACTIVECONTACT将金属线接至此N型扩散区。其中NWELL宽为15个格点、高为15个格点，ACTIVE宽为5个格点、高为5个格点，NSELECT宽为9个格点、高为9个格点，ACTIVECONTACT宽为两个格点、高为两个格点，METAL1宽为4个格点、高为4个格点。12新增NMOS基板接触点选择CELLNEW，出现CREATENEWCELL窗口选单，在NEWCELLNAME中填入BASECONTACTN，单击OK按钮。13编辑NMOS基板节点组件由于NMOS的基板也需要接地，故需要在PBASE上面建立一个奥姆节点，其方法为在PBASE上制作一个P型扩散区，再利用ACTIVECONTACT将金属线接至此P型扩散区。P型扩散区必须绘制出ACTIVE图层与PSELECT图层，再加上ACTIVECONTACT图层与METAL1图层，使金属线与扩散区接触。其中ACTIVE宽为5个格点、高为5个格点，PSELECT宽为9个格点、高为9个格点，ACTIVECONTACT宽为两个格点、高为两个格点，METAL1宽为4个格点、高为4个格点。14引用BASECONTACTP组件选择CELLINSTANCE命令，打开SELECTCELLTOINSTANCE对话框，在其中选择BASECONTACTP组件，如图166所示，单击OK按钮。15引用BASECONTACTN组件选择CELLINSTANCE命令，打开SELECTCELLTOINSTANCE对话框，在其中选择BASECONTACTP组件，单击OK按钮。16连接闸极POLY由于反相器电路的PMOS与NMOS的闸极是要相连的，故直接以POLY图层将PMOS与NMOS的POLY相连接，绘制出POLY宽两个格点、高6个格点。17连接汲极由于反相器电路的NMOS漏极与PMOS漏极是要相连的，则以METAL1连接即可，利用METAL1将图169中的NMOS与PMOS的右边扩散区有接触点处相连接，绘制出METAL1宽两个格点、高6个格点。18绘制电源线由于反相器电路需要有VDD电源与GND电源，电源绘制是以METAL1图层表示，利用METAL1将图1219中PMOS上方与NMOS下方各绘制一个宽为39个格点、高为5个格点的电源图样，绘制后进行检查，有6个错误。19标出VDD与GND节点单击插入节点按钮，再到编辑窗口中用鼠标左键拖曳出一个与上方电源图样重叠的宽为39个格点、高为5个格点的方格后，将出现EDITOBJECTS对话框。在PORTNAME文本框中输入节点名称“VDD”，在TEXTALIGNMENT选项组中选择文字相对于框的位置的右边，单击“确定”按钮。再单击按钮，再到编辑窗口中用鼠标左键拖曳出一个与下方电源图样重叠的宽为39个格点、高为5个格点的方格后，出现EDITOBJECTS对话框，首先需先确定最上方的ON下拉列表框选择的是METAL1，接着在PORTNAME文本框输入节点名称“GND”，在TEXTALIGNMENT选项组选择文字相对于框的位置的左边，再单击“确定”。20连接电源与接触点将PMOS的左边接触点与BASECONTACTP的接触点利用METAL1图层与VDD电源相连接，而将NMOS的左边接触点与BASECONTACTN的接触点利用METAL1层与GND电源相连接。21入输入端口由于反相器有一个输入端口，且输入信号是从闸极POLY输入，由于此范例使用技术设定为MOSIORBIT2USCNAMEMS，输入输出信号由METAL2传入，故一个反相器输入端口需要绘制METAL2图层、VIA图层、METAL1层、POLYONTACT图层与POLY图层，才能将信号从METAL2图层传至POLY层。22加入输出端口反相器有一个输出端口，输出信号是从汲极输出，由于此范例使用技术设定为MOSISORBIT2USCNAMEMS，输入输出信号由METAL2传出，故可在连接PMOS与NMOS汲极区的METAL1上绘制VIA图层与METAL2图层，才能将汲极信号从METAL1图层传至METAL2图层。23更改组件名称将反相器布局图更改CELL名称，可选择CELLRENAMECELL命令，打开RENAMECELLCELL0对话框，将CELL名改为INV。24转化将反相器布局图成果转化成TSPICE文件，可选择TOOLSEXTRACT命令或单击按钮，打开EXTRACT对话框，单击其中的BROWSER按钮。25TSPICE模拟将反相器布局图转化出的结果INVSPC利用TSPICE来进行模拟。在TSPICE程序中打开INVSPC文件，编辑INVSPC文件，设定仿真条件。实验结果及图像NMOS版图PMOS版图反相器的版图设计SPICE文件SPICE仿真曲线实验二反相器电路设计实验目的1、熟悉静态互补反相器电路；2、掌握反相器静态及瞬态测试方法；3、了解晶体管尺寸大小对反相器性能的影响。实验内容1、绘制反相器电路图；2、反相器瞬时分析；3、反相器直流分析；4、观察晶体管宽长比对VTC曲线的影响；5、观察电源电压比对VTC曲线的影响。实验步骤1、绘制反相器电路图1打开SEDIT程序执行TANNERSEDIT目录下的SEDITEXE文件。2另存新文件选择FILESAVEAS命令，打开“另存为”对话框，在“保存在”下拉列表中选择保存的路径。3环境设置SEDIT默认的工作环境是黑底白线，但可按照用户的爱好来自定义颜色，例如，可将背景颜色换成白色，而将电路线条颜色换成黑色。选择SETUPCOLORS命令。4编辑模块SEDIT编辑方式是以模块MODULE为单位而不是以文件FILE为单位，每一个文件可以有多个模块，而每一个模块则表示一种基本组件或一种电路，故一个文件内可能包含多种组件或多个电路。每次打开新文件时便自动打开一个模块并将之命名为“MODULE0”。5浏览组件库SEDIT本身附有4个组件库，它们分别是在TANNERSEDITLIBRARY目录的SCMOSSDB,SPICESDB,PAGESSDB与ELEMENTSDB。若要引入这些组件库中的模块，可以选择MODULESYMBOLBROWSER命令，打开SYMBOLBROWSER对话框，单击ADDLIBRARY按钮，可加入要使用的组件库，本范例中加入了SCMOS,SPICE,PAGES与ELEMENT组件库在LIBRARY列表中。6从组件库引用模块选择MODULESYMBOLBROWSER命令，打开SYMBOLBROWSER对话框，在LIBRARY列表框中选取SPICE组件库，其内含模块出现在MODULES列表框中，在MODULES列表框中选取MOSFET_N选项NMOS，单击PLACE按钮及CLOSE按钮，则在MODULE0编辑窗口内将出现MOSFET_N的符号。以同样操作选出MOSFET_P选项PMOS后单击PLACE按钮，先不要单击CLOSE按钮，再选出VDD与GND符号并在每次选择后分别单击PLACE按钮。7编辑反相器按住ALT键拖动鼠标，可移动各对象。注意，MOSFET_N与MOSFET_P选项分别有4个节点，VDD与GND选项分别有一个节点。8加入联机将4个对象排列好后再利用左边的联机按钮，完成各端点的信号连接，注意控制鼠标键可将联机转向，按鼠标右键可终止联机。9加入输入端口与输出端口利用SEDIT提供的输入端口按钮与输出端口按钮，标明此反相器的输入输出信号的位置与名称，方法如下选择输入端口按钮，再到工作区用鼠标左键选择要连接的端点，打开EDITSELECTEDPORT对话框，在NAME文本框输入“IN”，单击OK按钮。再选择输出端口按钮，到工作区用鼠标左键选择要连的端点，在打开的对话框的NAME文本框中输入“OUT”,单击OK按钮。（10建立反相器符号在此步骤之前是电路设计模式，SEDIT中的模块，除了可以建立设计电路的窗口外，还可以建立该电路符号的窗口，选择VIEWSYMBOLMODE命令。选择了三角形工具后，按鼠标左键可画三角形的端点，按鼠标右键可画出三角形的终点，接着利用圆形工具画出圆形，最后利用直线工具画出直线。11加入输入端口与输出端口利用SEDIT提供的输入端口按钮与输出端口按钮，标明此反相器符号的输入输出信号的位置与名称。12更改模块名称要将原来的模块名称MODULE0换成符合实际电路特性的名称，要选择MODULERENAME命令，打开MODULERENAME对话框，在其中的NEWMODULENAME文本框中输入“INV”,之后单击OK按钮，即可完成反相器模块的SEDIT设计。13反相器设计成果观看最后反相器设计成果，可分别选择VIEWSCHEMATICMODE与VIEWSYMBOLMODE命令切换电路设计模式和符号模式两个窗口，或者选择VIEWCHANGEMODE命令来轮流在电路设计模式和符号模式这两个窗口之间进行切换。14模块输出格式SEDIT可将模块的内容输出成几种文字形式，具体操作是选择FILEEXPORT命令，打开EXPORTNETLIST对话框，在其中的SELECTEXPORTDATATYPE下拉列表中可以看到有6种输出格式。（15）输出成SPICE文件将设计好的SEDIT电路图输出成SPICE格式，可借助于TSPICE分析与模拟此设计电路的性质，可选择FILEEXPORT命令输出，或单击SEDIT右上方按钮，会自动输出成SPICE文件并打开TSPICE与转出文件。2、反相器瞬时分析（1）打开SEDIT程序（2）环境设定3另存新文件4复制INV模块选择MODULEOPEN命令，打开OPENMODULE对话框。5打开INV模块（6）加入工作电源确定INV模块在电路设计模式，选择MODULESYMBOLBROWSER命令，打开SYMBOLBROWSER对话框，在LIBRARY列表框中选择SPICE组件库，选取直流电压源SOURCE_V_DC作为此电路的工作电压源。（7）加入输入信号选择MODULESYMBOLBROWSER命令，打开SYMBOLBROWSER对话框，在LIBRARY列表框中选取SPICE组件库，其内含模块出现在MODULES列表框中，选取脉冲电压源SOURCE_V_PULSE作为反相器输入信号，将脉冲电压源SOURCE_V_PULSE符号的端接输入端口IN，将脉冲电压源SOURCE_V_PULSE符号的负一端接GND。（8）更改模块名称因在本实例中是利用反相器电路来学习使用TSPICE的瞬时分析功能，将原本的模块名称INV改成INV_TRAN。选择MODULERENAME命令，打开MODULERENAME对话框，在NEWMODULESNAME文本框中输入“INV_TRAN”，单击OK按钮。（9）输出成SPICE文件要将设计好的SEDIT电路图借助TSPICE软件分析与模拟此电路的性质，需先将电路图转换成SPICE格式。（10）加载包含文件CMOS流程组件模型文件“M12_125MD”。将鼠标移至主要电路之前，选择EDITINSERTCOMMAND命令，打开TSPICECOMMANDTOOL对话框，在左边的列表中选择FILES选项。此时在右边窗口将出现4个按钮，可直接单击INCLUDE按钮，也可展开左侧列表中的FILES选项，并选择INCLUDEFILE选项。选择INCLUDEFILE选项之后，此时单击BROWSE按钮在目录窗口中先找到TNNNERTSPICE70MODELS目录，接着选取模型文件M12_125MD,在INCLUDEFILE文本框中将出现TANNERTSPICE70MODELSML2_L25MD文件。再单击INSERTCOMMAND按钮。11分析设定选择EDITINSERTCOMMAND命令。打开TSPICECOMMANDTOOL对话框，在左边的列表框中选择ANALYSIS选项，右边出现8个选项，可直接选取瞬时分析按钮TRANSIENT,也可展开左边列表框中的ANALYSIS选项，并选择其中的TRANSIENT选项。单击TRANSIENT按钮之后。在此将设定模式，并设定其时间间隔与分析时间范围，此处将模拟时间间隔设定为1NS，总模拟时间则为400NS。首先在MODES选项组中选中STANDARDFROMDCOPPOINT单选按钮，在右边出现的MAXIMUMTIME文本框中输入“IN”，在SIMULATION文本框中输入“400N”，在METHODS选项组中选中STANDARDBDF单选按钮。单击INSERTCOMMAND按钮后，则会出现默认的以红色字开头的“TRAN/OP1N400NMETHODBDF”。（12）输出设定观察瞬时分析结果，要设定观察瞬时分析结果为哪些节点的电压或电源，在此要观察的是输入节点IN与输出节点OUT的电压模拟结果。选择EDITINSERTCOMMAND,在出现对话框的列表框中，选择OUTPUT,右边出现7个选项，可直接单击TRANSIENTRESULTS按钮，亦可展开左侧列表框的OUTPUT，选择TRANSIENTRESULTS选项。（13）进行模拟选择SIMULATESTARTSIMULATION命令。（14）观看结果可在TSPICE环境下打开模拟结果“INV_TRANOUT”报告文件。（15）分析结果将模拟结果作分析，验证反相器模拟结果是否正确。（16）时间分析反相器的瞬时分析除了可以由波形看出其输入随时间变化造成的输出变化以外，还可以运用MEASURE指令计算出信号的延迟或上升与下降时间。（17）进行模拟选择SIMULATESTARTSIMULATION命令。（18）观看时间分析结果在TSPICE环境下打开模拟结果INV_TRANOUT报告文件观看下降时间的计算结果。（19）根据步骤（16）中的方法加入测试上升时间（TR）、从输入到输出的延迟（TPHL，TPLH），并手工计算反相器的门延迟TP。（20）在SEDIT中打开EX3SDB文件，选中反相器当中的NMOS或者PMOS晶体管，选择EDITEDITOBJECT命令，按（21）中的要求修改PROPERTIES中晶体管的宽度W，保存后重新进行反相器的瞬态分析，并测量输出的下降延迟（TF）、上升时间（TR）、从输入到输出的延迟（TPHL，TPLH），并计算反相器的门延迟TP。观察晶体管大小改变后对延迟的影响。另晶体管的宽度W也可以在INV_TRANSP文件中直接改变M1或者M2描述语句中W后的数值。（21）晶体管宽度W修改要求示例中NMOS晶体管M1和PMOS晶体管M2大小相同，长L2，宽W22。修改时要求（I）修改PMOS晶体管M2的宽度，NMOS晶体管M1大小保持不变，使得M1M2。4、反相器直流分析（1）打开SEDIT程序图245SEDIT标题栏2环境设定3另存新文件选择FILESAVEAS命令。4复制INV模块5打开INV模块6加入工作电源7加入输入信号在此范例输入信号源也选用直流电压源SOURCE_V_DC,可以通过选择MODULEINSTANCE命令引用SOURCE_V_DC模块。（8）更改模块名称选择MODULERENAME命令，打开MODULERENAME对话框，在NEWMODULESNAME文本框中输入“INVDC”，如图248所示，之后单击OK按钮。（9）编辑SOURCEVDC对象INVDC模块有两个直流电压源SOURCEVDC符号，选取在VDD与GND之间的SOURCEVDC符号使之变为红色，选择EDITEDITOBJECT命令，打开EDITINSTANCEOFMODULESOURCEVDC对话框，将SOURCEVDC符号引用名称INSTANCENAME更改为VVDD，再将PROPERTIES选项组中的SPICEOUTPUT文本框中的内容“V”改为“INSTANCE”即SPICEOUTPUT文本框中的内容变为“INSTANCEPOSNEGV。要注意，其中的V为默认值50。做了这些修改后SPICE输出形式会是VVDDVDDGND50。10输出成SPICE文件要将设计好的SEDIT电路图借助TSPICE软件分析并模拟此电路的性质，需要先将电路图转换成SPICE格式。进行此操作共有两种方法，第一种方法是单击SEDIT右方的按钮，则会自动输出成SPICE文件并打开TSPICE软件第二种方法则是选择FILEEXPORT命令输出文件，再打开TSPICE程序，执行在TANNERTSPICE70目录下的WINTSP32EXE文件，或选择“开始”“程序”TANNEREDATSPICEPROV70TSPICE命令。（11）加载包含文件由于不同的流程有不同特性，在模拟之前，必须要引入MOS组件的模型文件，此模型文件包括电容电阻系数等数据，以供TSPICE模拟之用。在这里引用125UM的CMOS流程组件模型文件M12_125MD。（12）分析设定由于本章是反相器的直流分析，模拟反相器的转换曲线，在这里模拟输入电压VIN从0V变动到5V时以002V线性增加，输出电压对应于输入电压变动的情况。将鼠标移至文件尾，选择EDITINSERTCOMMAND命令，在出现的对话框的列表框中，选择ANALYSIS选顶，右边会出现8个按钮，选择ANALYSIS选项下的DCTRANSFERSWEEP选项，单击右侧的SWEEP1按钮，扫开SWEEP对话框。（13）13输出设定在此要观察的是输出节点OUT电压VOUT对VIN电压做图的模拟结果。（14）进行模拟选择SIMULATESTARTSIMULATION命令。（15）观看结果可在TSPICE环境下打开模拟结果报告文件INVDCOUT。4、在SEDIT中打开EX4SDB文件，选中反相器当中的NMOS或者PMOS晶体管选择EDITEDITOBJECT命令，按（17）中的要求修改PROPERTIES中晶体管的宽度W，保存后重新进行反相器的扫描分析，观察晶体管大小改变后对VTC曲线的影响。另晶体管的宽度W也可以在INV_TRANSP文件中直接改变M1或者M2描述语句中W后的数值。晶体管宽度W修改要求示例中NMOS晶体管M1和PMOS晶体管M2大小相同，长L2，宽W22。修改时要求（I）修改PMOS晶体管M2的宽度，NMOS晶体管M1大小保持不变，使得M1M2。5、修改电源电压VVDD的电压值，查看电源电压改变对VTC曲线的影响。实验结果及图像反相器的电路图加入输入电压SPICE文件仿真曲线加时间分析TPTPHLTPLH/277927E10修改PMOS的W45U22UTPTPHLTPLH/235055E10修改NMOS的W45U22UTPTPHLTPLH/236175E10直流分析SPICE文件修改NMOS的W100U仿真曲线修改PMOS的W100U修改VVDD1V修改VVDD10V实验三静态组合电路设计实验目的1、熟悉静态互补组合电路设计方法；2、掌握静态组合电路测试方法；3、了解不同实现方式对静态组合电路性能的影响。实验内容1、自行选择一个静态逻辑表达式，例如；ABF2、绘制静态互补方式逻辑电路图；3、采用有比逻辑实现逻辑电路；4、对静态逻辑电路分别进行瞬时分析；5、观察不同实现方式对电路性能的影响；6、观察电源电压对电路性能的影响。实验步骤1、绘制与非门电路图1打开SEDIT程序2另存新文件3环境设置4编辑模块5浏览组件库6从组件库引用模块7编辑与非门8加入联机9加入输入端口与输出端口利用SEDIT提供的输入端口按钮与输出端口按钮，标明此与非门的输入输出信号的位置与名称，方法如下选择输入端口按钮，再到工作区用鼠标左键选择要连接的端点，打开EDITSELECTEDPORT对话框，如图39所示，在NAME文本框输入“A”，单击OK按钮。采用同样的方式设置输入端口“B”。再选择输出端口按钮，到工作区用鼠标左键选择要连的端点，在打开的对话框的NAME文本框中输入“F”,单击OK按钮。若输入端口或输出端口未与所要连接的端点相接，则可利用移动功能将IN输入端口移至与非门输入端，将OUT输出端口接至与非门输出端，或利用联机功能将节点连接在一起。10建立与非门符号11加入输入端口与输出端口12更改模块名称13与非门设计成果14模块输出格式（15）输出成SPICE文件2、与非门瞬时分析L打开与非门文件2另存新文件4加入工作电源（5）加入输入信号输入信号的设定也应该放在主电路部分，也即“ENDOFMAINCIRCUITNAND”的上一行。对于与非门来说有两个输入信号A和B，这两个输入信号选用周期波。输入A采用占空比为50周期为200NS的矩形脉冲，电压最小及最大值分别为0V和5V，上升延迟和下降延迟为5NS。应在SPICE文件中写入“V4AGNDPULSE0050010N10N100N200N”。输入B采用占空比为50周期为400NS的矩形脉冲，电压最小及最大值分别为0V和5V，上升延迟和下降延迟为5NS。应在SPICE文件中写入“V5BGNDPULSE0050010N10N200N400N”。（6）加载包含文件7分析设定此范例为与非门的瞬时分析，必须下瞬时分析指令。设定其模拟时间间隔设定为1NS，总模拟时间则为400NS。在电路模块之外的空白地方写入瞬时分析命令“TRAN/OP1N400NMETHODBDF”。（8）输出设定观察瞬时分析结果，要设定观察瞬时分析结果为哪些节点的电压或电源，在此要观察的是输入节点A、B与输出节点F的电压模拟结果。在电路模块之外的空白地方写入命令“PRINTTRANVAVBVF”。9进行模拟选择SIMULATESTARTSIMULATION命令。10观看结果可在TSPICE环境下打开模拟结果“NAND_TRANOUT”报告文件。11分析结果将模拟结果作分析，验证与非门模拟结果是否正确。时间10一110NS的输入数据都为1，如图328所示，计算结果应为0,即代表VF0。从模拟结果来看，时间10110NS的输出电压结果是正确的。时间120200NS的输入数据为1、0，结果应为1，即代表VF1。13进行模拟选择SIMULATESTARTSIMULATION命令，或单击按钮，打开RUNSIMULATION对话框，单击STARTSIMULATION按钮，则会出现模拟结果的报告“SIMULATIONSTATUS”，并会自动打开WEDITOR窗口来观看模拟波形图。14观看时间分析结果在TSPICE环境下打开模拟结果NAND_TRANOUT报告文件观看下降时间的计算结果。从报告文件中可以看到TRIGGER的时间在51269E009S,而TARGET时间为69209E009S,其间的差即下降时间FALLTIME为17940E009S。（15）根据步骤（14）中的方法加入测试上升时间（TR）、从输入到输出的延迟（TPHL，TPLH），并手工计算与非门的门延迟TP。（20）在NAND_TRANSP文件中直接改变晶体管描述语句中W后的数值，修改晶体管的宽度W，保存后重新进行与非门的瞬态分析，并测量输出的下降延迟（TF）、上升时间（TR）、从输入到输出的延迟（TPHL，TPLH），并计算与非门的门延迟TP。观察晶体管大小改变后对延迟的影响。3、采用有比逻辑实现相同功能电路，并对其进行瞬态分析。4、分析不同实现方式对电路性能的影响。5、修改电源电压VVDD的电压值，查看电源电压改变对VTC曲线的影响。实验结果及图像加上上升、下降，TPHL、TPLH时间TPTPHLTPLH/2109675E9修改NMOS的W45UTPTPHLTPLH/210162E9修改PMOS的W45UTPTPHLTPLH/2103793E93、有比逻辑实现电路图TPTPHLTPLH/22483485E8修改VVDD10V修改VVDD100V实验四动态组合电路设计实验目的1、熟悉动态互补组合电路设计方法；2、掌握动态组合电路测试方法；3、了解不同实现方式对动态组合电路性能的影响。实验内容1、自行选择一个动态逻辑表达式，例如；ABF2、绘制动态方式逻辑电路图，并进行瞬时分析；3、将动态电路直接级联，进行瞬时分析；4、在两级动态动态逻辑之间插入反相器，进行瞬时分析；5、观察静动态不同实现方式对电路性能的影响；实验步骤1、绘制与非门电路图1打开SEDIT程序2另存新文件3环境设置4编辑模块5浏览组件库6从组件库引用模块7编辑与非门8加入联机9加入输入端口与输出端口10建立与非门符号11加入输入端口与输出端口12更改模块名称13与非门设计成果14模块输出格式15输出成SPICE文件2、与非门瞬时分析1打开与非门文件2另存新文件（3）加入工作电源（5）加入输入信号输入A采用占空比为50周期为200NS的矩形脉冲，电压最小及最大值分别为0V和5V，上升延迟和下降延迟为5NS。应在SPICE文件中写入“V4AGNDPULSE0050010N10N100N200N”。输入B采用占空比为50周期为400NS的矩形脉冲，电压最小及最大值分别为0V和5V，上升延迟和下降延迟为5NS。应在SPICE文件中写入“V5BGNDPULSE005010N10N10N200N400N”。输入信号A、B应该在CLK为低电平时发生，所以取CLK周期为100NS，在SPICE文件中写入“V6CLKGNDPULSE005050N10N10N50N100N”。（6）加载包含文件7分析设定（8）输出设定9进行模拟10观看结果11分析结果在CLK为高电平时，为求值阶段，输出F取决于输入A、B。在200210NS之间，时钟为高电平，输入B为高电平，但输入A由低电平转变为高电平，所以F在200210NS之间有一个由高电平到低电平的变换。由此可以看出，在求值阶段，输出可以由高电平变为低电平，但当F变为低电平后，只有再次到预充电阶段，F才能变为高电平。12时间分析在此先分析一下输出电压VF的下降时间，输出电压的计算方式为从最大稳定电压的90降到最大稳定电压的10所花的时间，本范例中最大稳定电压为5V,故最大稳定电压的90为45V,而最大电压的10为05V,本范例选取第一个下降波形来进行计算。在PRINT命令下一行加入分析命令“MEASURETRANFALLTIMETRIGVFVAL45FALL1TARGVFVAL05FALL1”。13进行模拟选择SIMULATESTARTSIMULATION命令。14观看时间分析结果从报告文件中可以看到TRIGGER的时间在25060E009S,而TARGET时间为53807E008S,其间的差即下降时间FALLTIME为56313E008S。（15）根据步骤（14）中的方法加入测试上升时间（TR）、从输入到输出的延迟（TPHL，TPLH），并手工计算与非门的门延迟T