eda技术实验指导

实验一QUARTUS文本输入法设计组合逻辑电路（1）实验目的熟悉QUARTUS的VHDL文本设计流程全过程，学习简单组合逻辑电路的设计、仿真和硬件测试。（2）实验内容利用QUARTUS完成2选1多路选择器的文本编辑输入、编译和仿真测试，给出仿真波形分析说明。【参考程序】ENTITYMUX21AISPORTA,B,SINBITYOUTBITENDENTITYMUX21AARCHITECTUREONEOFMUX21AISBEGINPROCESSA,B,SBEGINIFS0THENYLED7SNULLENDCASEENDPROCESSEND提示仿真时可用输入总线的方式给出输入信号仿真数据，仿真波形示例图如图42所示。图427段译码器仿真波形引脚锁定及硬件测试。建议选用实验电路模式6，用数码管8显示译码输出（PIO46PIO40）,键8、键7、键6和键5四位控制输入数据，对译码器的工作性能进行硬件测试。（4）实验报告1给出实验的完整程序，说明程序中各语句的含义及其整体功能。2给出实验的时序仿真波形报告及其分析说明。3给出实验的硬件测试过程及结果的说明。实验五数控分频器的设计（1）实验目的学习数控分频器的设计方法。（2）实验原理数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器可用计数值可并行预置的加法计数器设计实现。（3）实验内容用VHDL设计一个数控分频器，利用QUARTUS进行编辑输入、编译及时序仿真。仿真时输入不同的预置值D，给出如图51的时序波形。图51当给出不同输入值D时，FOUT输出不同频率CLK周期50NS引脚锁定及硬件测试。建议选择实验电路模式1，键2和键1负责输入8位预置数DPIO7PIO0；CLK由CLOCK0输入，频率选65536HZ或更高确保分频后落在音频范围；输出FOUT接扬声器SPKER。编译下载后进行硬件测试改变键2/键1的输入值，可听到不同音调的声音。（4）实验报告1根据图51的波形提示，分析参考程序中的各语句功能、设计原理及逻辑功能，说明进程P_REG和P_DIV的作用。2给出时序仿真波形报告及其分析说明。3给出硬件测试的过程及结果的分析说明。【参考程序】LIBRARYIEEEUSEIEEESTD_LOGIC_1164ALLUSEIEEESTD_LOGIC_UNSIGNEDALLENTITYDVFISPORTCLKINSTD_LOGICDINSTD_LOGIC_VECTOR7DOWNTO0FOUTOUTSTD_LOGICENDARCHITECTUREONEOFDVFISSIGNALFULLSTD_LOGIC1000S2000S3000S4000SBEGINP_REGPROCESSCLKVARIABLECNT8STD_LOGIC_VECTOR7DOWNTO0BEGINIFCLKEVENTANDCLK1THENIFCNT8“11111111“THENCNT8D当CNT8计数计满时，输入数据D被同步预置给计数器CNT8FULL1同时使溢出标志信号FULL输出为高电平ELSECNT8CNT81FULL0ENDIFENDIFENDPROCESSP_REGP_DIVPROCESSFULLVARIABLECNT2STD_LOGICBEGINIFFULLEVENTANDFULL1THENCNT2NOTCNT2如果溢出标志信号FULL为高电平，D触发器输出取反IFCNT21THENFOUT1ELSEFOUT0ENDIFENDIFENDPROCESSP_DIVEND附录一GW48EDA系统实验电路结构图信号名与芯片引脚对照表EP1K100QC208EP20K200/300EQC240EP1K30/20/50TQC144EP1C3T144结构图上的信号名引脚号引脚名称引脚号引脚名称引脚号引脚名称引脚号引脚名称PIO07I/O224I/O08I/O01I/O0PIO18I/O225I/O19I/O12I/O1PIO29I/O226I/O210I/O23I/O2PIO311I/O231I/O312I/O34I/O3PIO412I/O230I/O413I/O45I/O4PIO513I/O232I/O517I/O56I/O5PIO614I/O233I/O618I/O67I/O6PIO715I/O234I/O719I/O710I/O7PIO817I/O235I/O820I/O811DPCLK1PIO918I/O236I/O921I/O932VREF2B1PIO1024I/O237I/O1022I/O1033I/O10PIO1125I/O238I/O1123I/O1134I/O11PIO1226I/O239I/O1226I/O1235I/O12PIO1327I/O2I/O1327I/O1336I/O13PIO1428I/O3I/O1428I/O1437I/O14PIO1529I/O4I/O1529I/O1538I/O15PIO1630I/O7I/O1630I/O1639I/O16PIO1731I/O8I/O1731I/O1740I/O17PIO1836I/O9I/O1832I/O1841I/O18PIO1937I/O10I/O1933I/O1942I/O19PIO2038I/O11I/O2036I/O2047I/O20PIO2139I/O13I/O2137I/O2148I/O21PIO2240I/O16I/O2238I/O2249I/O22PIO2341I/O17I/O2339I/O2350I/O23PIO2444I/O18I/O2441I/O2451I/O24PIO2545I/O20I/O2542I/O2552I/O25PIO26113I/O131I/O2665I/O2667I/O26PIO27114I/O133I/O2767I/O2768I/O27PIO28115I/O134I/O2868I/O2869I/O28PIO29116I/O135I/O2969I/O2970I/O29PIO30119I/O136I/O3070I/O3071I/O30PIO31120I/O138I/O3172I/O3172I/O31PIO32121I/O143I/O3273I/O3273I/O32PIO33122I/O156I/O3378I/O3374I/O33PIO34125I/O157I/O3479I/O3475I/O34PIO35126I/O160I/O3580I/O3576I/O35PIO36127I/O161I/O3681I/O3677I/O36PIO37128I/O163I/O3782I/O3778I/O37PIO38131I/O164I/O3883I/O3883I/O38PIO39132I/O166I/O3986I/O3984I/O39PIO40133I/O169I/O4087I/O4085I/O40PIO41134I/O170I/O4188I/O4196I/O41PIO42135I/O171I/O4289I/O4297I/O42PIO43136I/O172I/O4390I/O4398I/O43PIO44139I/O173I/O4491I/O4499I/O44PIO45140I/O174I/O4592I/O45103I/O45PIO46141I/O178I/O4695I/O46105I/O46PIO47142I/O180I/O4796I/O47106I/O47PIO48143I/O182I/O4897I/O48107I/O48PIO49144I/O183I/O4998I/O49108I/O49PIO60202I/O223I/O60137I/O60131I/O60PIO61203I/O222I/O61138I/O61132I/O61PIO62204I/O221I/O62140I/O62133I/O62PIO63205I/O220I/O63141I/O63134I/O63PIO64206I/O219I/O64142I/O64139I/O64PIO65207I/O217I/O65143I/O65140I/O65PIO66208I/O216I/O66144I/O66141I/O66PIO6710I/O215I/O677I/O67142I/O67PIO6899I/O197I/O68119I/O68122I/O68PIO69100I/O198I/O69118I/O69121I/O69PIO70101I/O200I/O70117I/O70120I/O70PIO71102I/O201I/O71116I/O71119I/O71PIO72103I/O202I/O72114I/O72114I/O72PIO73104I/O203I/O73113I/O73113I/O73PIO74111I/O204I/O74112I/O74112I/O74PIO75112I/O205I/O75111I/O75111I/O75PIO7616I/O212I/O7611I/O76143I/O76PIO7719I/O209I/O7714I/O77144I/O77PIO78147I/O206I/O78110I/O78110I/O78PIO79149I/O207I/O79109I/O79109I/O79SPKER148I/O184I/O99I/O50129I/OCLK0182I/O185I/O126INPUT193I/OCLK2184I/O181I/O54INPUT317I/OCLK578I/O151CLKIN56I/O5316I/OCLK980I/O154CLKIN124GCLOK292I/O附录二实验电路结构图1实验电路信号资源符号图说明结合附图21，以下对实验电路结构图中出现的信号资源符号功能作出一些说明1）附图21A是16进制7段全译码器，它有7位输出，分别接7段数码管的7个显示输入端A、B、C、D、E、F和G；它的输入端为D、C、B、A，D为最高位，A为最低位。例如，若所标输入的口线为PIO1916，表示PIO19接D、18接C、17接B、16接A。2）附图21B是高低电平发生器，每按键一次，输出电平由高到低、或由低到高变化一次，且输出为高电平时，所按键对应的发光管变亮，反之不亮。3）附图21C是16进制码（8421码）发生器，由对应的键控制输出4位2进制构成的1位16进制码，数的范围是00001111，即H0至HF。每按键一次，输出递增1，输出进入目标芯片的4位2进制数将显示在该键对应的数码管上。4）直接与7段数码管相连的连接方式的设置是为了便于对7段显示译码器的设计学习。以图NO2为例，如图所标“PIO46PIO40接G、F、E、D、C、B、A”表示PIO46、PIO45PIO40分别与数码管的7段输入G、F、E、D、C、B、A相接。5）附图21D是单次脉冲发生器。每按一次键，输出一个脉冲，与此键对应的发光管也会闪亮一次，时间20MS。6）实验电路结构图NO5、NO5A、NO5B、NO5C和NO5D是同一种电路结构，只不过是为了清晰起见，将不同的接口方式分别画出而已。由此可见，它们的接线有一些是重合的，因此只能分别进行实验，而实验电路结构图模式都选“5”。（7）附图21E是琴键式信号发生器，当按下键时，输出为高电平，对应的发光管发亮；当松开键时，输出为高电平，此键的功能可用于手动控制脉冲的宽度。具有琴键式信号发生器的实验结构图是NO3。2各实验电路结构图特点与适用范围简述（1）结构图NO0目标芯片的PIO19至PIO44共8组4位2进制码输出，经7段译码器可显示于实验系统上的8个数码管。键1和键2可分别输出2个四位2进制码。一方面这四位码输入目标芯片的PIO11PIO8和PIO15PIO12，另一方面，可以观察发光管D1至D8来了解输入的数值。例如，当键1控制输入PIO11PIO8的数为HA时，则发光管D4和D2亮，D3和D1灭。电路的键8至键3分别控制一个高低电平信号发生器向目标芯片的PIO7至PIO2输入高电平或低电平，扬声器接在“SPEAKER”上，具体接在哪一引脚要看目标芯片的类型，这需要查附录3。如目标芯片为FLEX10K10，则扬声器接在“3”引脚上。目标芯片的时时钟输入未在图上标出，也需查阅附录3。例如，目标芯片为XC95108，则输入此芯片的时钟信号有CLOCK0至CLOCK10，共11个可选的输入端，对应的引脚为65至80。具体的输入频率，可参阅附录1的第三节。此电路可用于设计频率计，周期计，计数器等。2）结构图NO1适用于作加法器、减法器、比较器或乘法器。如欲设计加法器，可利用键4和键3输入8位加数；键2和键1输入8位被加数，输入的加数和被加数将显示于键对应的数码管41，相加的和显示于数码管6和5；可令键8控制此加法器的最低位进位。3）结构图NO2可用于作VGA视频接口逻辑设计，或使用4个数码管8数码管5作附图21实验电路信号资源符号图7段显示译码方面的实验。4）结构图NO3特点是有8个琴键式键控发生器，可用于设计八音琴等电路系统。附图22实验电路结构图NO0附图23实验电路结构图NO1附图24实验电路结构图NO26543210R45678D1234567840628406附图25实验电路结构图NO3附图26实验电路结构图NO4012543RD1234567543210406284061234567附图27实验电路结构图NO5附图28实验电路结构图NO6D16D15D14D13D12D1D9D8PIO47D7PIO46D6PIO45D5PIO4D4PIO43D3PIO42D2PIO41PIO40D1NO7SPEAKERFPGA/CPLD12345678PIO0PIO2PIO3PIO4PIO5PIO6PIO712345678PIO47PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16附图29实验电路结构图NO7附图210实验电路结构图NO8附图211实验电路结构图NO9NO5AD16D15D14D13D12D1D10D9D8D7D6D5D4D3D2D1PIO8JP21/2,3/4JP25/6PIO8SPEAKERFPGA/CPLD23241216272610CLOCK750KHZA750KHZAFIT102C30103C29DA55DA05PIO38PIO37PIO35COMDAWRCOMPADEOCADENJP2201816141210864219171513197531021VR110KVC5VAIN0AIN1REFREFIN1IN0692257171415818192021EU1ADC0809PIO16PIO17PIO18PIO19PIO20PIO21PIO2PIO23PIO32PIO3PIO35PIO34MSB21222324252627LSB28EOCADAADBADCALEENABLESTARTPIO39PIO36PIO43PIO40PIO47PIO412345678PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7PIO15PIO14PIO13PIO12PIO1PIO10PIO9PIO812345678附图212实验电路结构图NO5AD8D7D6D5D4D3D2D1D16D15D14D13D12D1D10D9NO5BVCFPGA/CPLDJ75413PIO45PIO46PS/2235PCRS232B412MHZAPIO1PIO12PIO13PIO14SPEAKERAT89C2051EU3P34P3P32X1X2P31P30P35RSTGNDP37P10P1P12P13P14P15P16P17VC123456789101121314151617181920PIO15PIO24PIO25PIO26PIO27PIO28PIO29PIO30PIO31PIO39PIO36PIO43PIO40PIO47PIO412345678PIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7PIO15PIO14PIO13PIO12PIO1