计算机组成原理 试题 答案

超经典HPUXAIXCISCO华为大学课件毕业论文历年考研真题共大家学习WWWDOCINCOM/CCY7758哈工大20022003学年秋季学期计算机组成原理试题答案一、填空（12分）1127；1/512；1/5121/32768；128。2基地址；偏移量；偏移量；基地址。3访存冲突；相关问题。4300NS；310NS。5指令周期；机器周期；时钟周期；机器周期和时钟周期。二、名词解释8分1微程序控制答采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。2存储器带宽答每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。3RISC答RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。4中断隐指令及功能答中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、简答（18分）1答总线在完成一次传输周期时，可分为四个阶段申请分配阶段由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；寻址阶段取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；传数阶段主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；结束阶段主模块的有关信息均从系统总线上撤除，让出总线使用权。2答（1）若CACHE采用直接相联映像字块中含64个字节，字块的位数为B6。CACHE中含有256个字块，所以字块地址位数C8。主存容量为1M字节，总位数为20。主存字块标记位数T6。（2）若CACHE采用四路组相联映像，字块中含64个字节，字块的位数为B6。CACHE中含有256个字块，每组含有4个字块，所以组地址位数Q6。主存容量为1M字节，总位数为20。主存字块标记位数T8。3答设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下中断源屏蔽字01234L0L1L2L3L411000010001110111111110014答（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；（2）27；（3）216；（4）6463四、（6分）答被加数为0,1010100100，X补00,10100100100加数为0,1001010100，Y补00,10011010100（1）对阶J补JX补JY补00,10111,10000,001即J1，则Y的尾数向右移一位，阶码相应加1，即Y补00,10111101010求和SY补XSYX001001001110101000001110即XY补00,10100001110尾数出现“000”，需左规。规格化左规后得XY补00,01100111000XY补00,01100111000五、（8分）答DMA方式接口电路的基本组成框图如下以数据输入为例，具体操作如下从设备读入一个字到DMA的数据缓冲寄存器BR中，表示数据缓冲寄存器“满”（如果I/O设备是面向字符的，则一次读入一个字节，组装成一个字）；设备向DMA接口发请求（DREQ）；DMA接口向CPU申请总线控制权（HRQ）；CPU发回HLDA信号，表示允许将总线控制权交给DMA接口；将DMA主存地址寄存器中的主存地址送地址总线；通知设备已被授予一个DMA周期（DACK），并为交换下一个字做准备；将DMA数据缓冲寄存器的内容送数据总线；命令存储器作写操作；修改主存地址和字计数值；判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。六、（10分）答地址空间描述如下ROM对应的空间11111111111111111111000000000000RAM对应的空间11101111111111111110100000000000选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片ROM芯片111111111111111111111100000000000ROM芯片211110111111111111111000000000000RAM芯片1、2（位扩展）11101111111111111110100000000000CPU与存储器连接图见下页2K8ROMA14A13A12A11A10A0D7D0R/W2K8ROM2K4RAM2K4RAMG1G2AG2BCBAMREQY7Y6Y5CSCSOEOEWEWECSCSD4D3A15七、（10分）答组合逻辑设计的微操作命令取指T0PCMAR，1RT1MMARMDR,PC1PCT2MDRIR,OPIRID执行T0SPMAR,1RT1MMARMDRT2MDRPC,SP1SP微程序设计的微操作命令取指微程序T0PCMAR,1RT1ADCMIRCMART2MMARMDR,PC1PCT3ADCMDRCMART4MDRIR,OPIR微操作形成部件T5OPIRCMAR中断返回微程序T0SPMART1ADCMDRCMART2MMARMDRT3ADCMDRCMART4MDRPC,SP1SPT5ADCMDRCMAR八、（8分）答针对存储器，可以采用CACHE主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的