步进电机位置系统毕业设计

题目步进电机位置系统学院专业班级学生姓名指导教师2013年6月28日摘要本论文主要内容是步进电机位置系统的设计与实现。设计过程包括步进电机位置系统的功能划分、步进电机位置系统的VERILOGHDL设计、步进电机位置系统的CPLD/FPGA制作三个方面。重点介绍步进电机位置系统的VERILOGHDL设计，怎样以模块化的思想来设计一个系统。关键词高速集成电路硬件描述语言复杂可编程逻辑器件现场可编程门阵列模块化ABSTRACTINTHISTHESIS,THEMAINCONTENTISASTEPPERMOTORPOSITIONSYSTEMDESIGNANDIMPLEMENTATIONDESIGNPROCESSINCLUDESTHESTEPPERMOTORPOSITIONSYSTEM,FUNCTION,STEPPERMOTORPOSITIONSYSTEMVERILOGHDLDESIGN,STEPPERMOTORPOSITIONSYSTEMCPLD/FPGAPRODUCEDTHREEASPECTSHIGHLIGHTSTHESTEPPERMOTORPOSITIONSYSTEMVERILOGHDLDESIGN,HOWTODESIGNAMODULARTHINKINGASYSTEMKEYWORDSVERILOGHDLCPLDFPGAMODULAR目录摘要IABSTRACTII第1章FPGA111概述112FPGA工作原理213FPGA配置模式214FPGA应用3第2章步进电机位置系统521步进电机概述5211步进电机5212步进电机特点特性5213步进电机分类6213步进电机加减速定位控制6214步进电机控制系统参数722步进电机位置控制系统框图723VERILOGHDL程序设计8231分频模块FDIV823216位计数器模块1023316种脉冲产生模块12234每秒输出脉冲数寄存器模块14235脉冲叠加模块16236总脉冲输出控制模块16结论19参考文献20附录121致谢26第1章FPGA11概述FPGA（FIELDPROGRAMMABLEGATEARRAY），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。硬件描述语言（VERILOG或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（FLIPFLOP）或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。因此一个有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。CPLD和FPGA还有一个区别CPLD下电之后，原有烧入的逻辑结构不会消失；而FPGA下电之后，再次上电时，需要重新加载FLASH里面的逻辑代码，需要一定的加载时间。12FPGA工作原理FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（161RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。13FPGA配置模式FPGA配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失断电不丢数据性存储器中的配置比特流，配置所需的时钟信号称为CCLK由FPGA内部产生，且FPGA控制整个配置过程。从模式需要外部的主智能终端如处理器、微控制器或者DSP等将数据下载到FPGA中，其最大的优点就是FPGA的配置数据可以放在系统的任何存储部位，包括FLASH、硬盘、网络，甚至在其余处理器的运行代码中。JTAG模式为调试模式，可将PC中的比特文件流下载到FPGA中，断电即丢失。1主模式在主模式下，FPGA上电后，自动将配置数据从相应的外存储器读入到SRAM中，实现内部结构映射；主模式根据比特流的位宽又可以分为串行模式单比特流和并行模式字节宽度比特流两大类。如主串行模式、主SPIFLASH串行模式、内部主SPIFLASH串行模式、主BPI并行模式以及主并行模式。2从模式在从模式下，FPGA作为从属器件，由相应的控制电路或微处理器提供配置所需的时序，实现配置数据的下载。从模式也根据比特流的位宽不同分为串、并模式两类，具体包括从串行模式、JTAG模式和从并行模式三大类。3JTAG模式在JTAG模式中，PC和FPGA通信的时钟为JTAG接口的TCLK，数据直接从TDI进入FPGA，完成相应功能的配置。14FPGA应用FPGA的应用可分为三个层面电路设计，产品设计，系统设计1电路设计中FPGA的应用2连接逻辑，控制逻辑是FPGA早期发挥作用比较大的领域也是FPGA应用的基石事实上在电路设计中应用FPGA的难度还是比较大的这要求开发者要具备相应的硬件知识（电路知识）和软件应用能力（开发工具）这方面的人才总是紧缺的，往往都从事新技术，新产品的开发成功的产品将变成市场主流基础产品供产品设计者应用在不远的将来，通用和专用IP的设计将成为一个热门行业搞电路设计的前提是必须要具备一定的硬件知识3把相对成熟的技术应用到某些特定领域如通讯，视频，信息处理等等开发出满足行业需要并能被行业客户接受的产品这方面主要是FPGA技术和专业技术的结合问题，另外还有就是与专业客户的界面问题产品设计还包括专业工具类产品及民用产品，前者重点在性能，后者对价格敏感产品设计以实现产品功能为主要目的，FPGA技术是一个实现手段在这个领域，FPGA因为具备接口，控制，功能IP，内嵌CPU等特点有条件实现一个构造简单，固化程度高，功能全面的系统产品设计将是FPGA技术应用最广大的市场，具有极大的爆发性的需求空间产品设计对技术人员的要求比较高，路途也比较漫长不过现在整个行业正处在组建首发团队的状态，只要加入，前途光明产品设计是一种职业发展方向定位，不是简单的爱好就能做到的产品设计领域会造就大量的企业和企业家，是一个近期的发展热点和机遇。3系统级应用系统级的应用是FPGA与传统的计算机技术结合，实现一种FPGA版的计算机系统如用XILINXV4,V5系列的FPGA，实现内嵌POWERPCCPU,然后再配合各种外围功能，实现一个基本环境，在这个平台上跑LINIX等系统这个系统也就支持各种标准外设和功能接口（如图象接口）了这对于快速构成FPGA大型系统来讲是很有帮助的。这种山寨味很浓的系统早期优势不一定很明显，类似ARM系统的境况但若能慢慢发挥出FPGA的优势，逐渐实现一些特色系统也是一种发展方向FPGA采用了逻辑单元阵列LCA（LOGICCELLARRAY）这样一个概念，内部包括可配置逻辑模块CLB（CONFIGURABLELOGICBLOCK）、输出输入模块IOB（INPUTOUTPUTBLOCK）和内部连线（INTERCONNECT）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。FPGA利用小型查找表（161RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。第2章步进电机位置系统21步进电机概述211步进电机步进电机是一种感应电机，它的工作原理是利用电子电路,步进电机将直流电变成分时供电的，多相时序控制电流，用这种电流为步进电机供电，步进电机才能正常工作，驱动器就是为步进电机分时供电的，多相时序控制器。虽然步进电机已被广泛地应用，但步进电机并不能像普通的直流电机，交流电机在常规下使用。它必须由双环形脉冲信号、功率驱动电路等组成控制系统方可使用。因此用好步进电机却非易事，它涉及到机械、电机、电子及计算机等许多专业知识。步进电机作为执行元件，是机电一体化的关键产品之一,广泛应用在各种自动化控制系统中。随着微电子和计算机技术的发展，步进电机的需求量与日俱增，在各个国民经济领域都有应用。步进电机是一种将电脉冲转化为角位移的执行机构。通俗一点讲当步进驱动器接收到一个脉冲信号，它就驱动步进电机按设定的方向转动一个固定的角度（即步进角）。可以通过控制脉冲个数来控制角位移量，从而达到准确定位的目的；同时可以通过控制脉冲频率来控制电机转动的速度和加速度，从而达到调速的目的。212步进电机特点特性主要特点1、一般步进电机的精度为步进角的35，且不累积。2、步进电机外表允许的最高温度。步进电机温度过高首先会使电机的磁性材料退磁，从而导致力矩下降乃至于失步，因此电机外表允许的最高温度应取决于不同电机磁性材料的退磁点；一般来讲，磁性材料的退磁点都在摄氏130度以上，有的甚至高达摄氏200度以上，所以步进电机外表温度在摄氏8090度完全正常。3、步进电机的力矩会随转速的升高而下降。当步进电机转动时，电机各相绕组的电感将形成一个反向电动势；频率越高，反向电动势越大。在它的作用下，电机随频率（或速度）的增大而相电流减小，从而导致力矩下降。4、步进电机低速时可以正常运转,但若高于一定速度就无法启动,并伴有啸叫声。步进电机有一个技术参数空载启动频率，即步进电机在空载情况下能够正常启动的脉冲频率，如果脉冲频率高于该值，电机不能正常启动，可能发生丢步或堵转。在有负载的情况下，启动频率应更低。如果要使电机达到高速转动，脉冲频率应该有加速过程，即启动频率较低，然后按一定加速度升到所希望的高频（电机转速从低速升到高速）。步进电动机以其显著的特点，在数字化制造时代发挥着重大的用途。伴随着不同的数字化技术的发展以及步进电机本身技术的提高，步进电机将会在更多的领域得到应用。主要特性1、步进电机必须加驱动才可以运转，驱动信号必须为脉冲信号。步进电机没有脉冲的时候，步进电机静止，如果加入适当的脉冲信号，就会以一定的角度（称为步角）转动。转动的速度和脉冲的频率成正比。2、三相步进电机的步进角度为75度，一圈360度，需要48个脉冲完成。3、步进电机具有瞬间启动和急速停止的优越特性。4、改变脉冲的顺序，可以方便的改变转动的方向。因此，打印机、绘图仪、机器人等设备都以步进电机为动力核心。213步进电机分类步进电机在构造上有三种主要类型反应式（VARIABLERELUCTANCE，VR）、永磁式（PERMANENTMAGNET,PM）和混合式（HYBRIDSTEPPING,HS）。1、反应式定子上有绕组、转子由软磁材料组成。结构简单、成本低、步距角小，可达12、但动态性能差、效率低、发热大，可靠性难保证。2、永磁式永磁式步进电机的转子用永磁材料制成，转子的极数与定子的极数相同。其特点是动态性能好、输出力矩大，但这种电机精度差，步矩角大（一般为75或15）。3、混合式混合式步进电机综合了反应式和永磁式的优点，其定子上有多相绕组、转子上采用永磁材料，转子和定子上均有多个小齿以提高步矩精度。其特点是输出力矩大、动态性能好，步距角小，但结构复杂、成本相对较高。按定子上绕组来分，共有二相、三相和五相等系列。最受欢迎的是两相混合式步进电机，约占97以上的市场份额，其原因是性价比高，配上细分驱动器后效果良好。该种电机的基本步距角为18/步，配上半步驱动器后，步距角减少为09，配上细分驱动器后其步距角可细分达256倍（0007/微步）。由于摩擦力和制造精度等原因，实际控制精度略低。同一步进电机可配不同细分的驱动器以改变精度和效果。混合式步进电机在实际中用的比较多。按工作的相数分为单相步进电动机、多相步进电动机。213步进电机加减速定位控制步进电机在启动时候要控制加速度，若不控制，频率超过最高启动频率，就会出现“失步”，甚至不糊转动。定位控制就是通过对电机走的总步数有效而相对精确地控制使电机加速、恒定高速、减速、恒定减速。214步进电机控制系统参数1、定速、加速、减速、定位，速率能可调节。2、基准时钟为65536HZ。3、输出脉冲个数为116777215。4、输出脉冲速率为165535PPS。5、输出脉冲加速度为065535PPS。22步进电机位置控制系统框图图21步进电机位置控制系统框图RESET全局复位信号，高电平复位，低电平正常工作。CLOCK_8MHZ8MHZ全局系统时钟输入。INITIAL_SPEED步进电机初始速度设定输入。ACCELERATION加速度设定输入。STEP_SUM总步数输入。PULSE_SUM输出的走步脉冲。23VERILOGHDL程序设计231分频模块FDIV分频模块实现将全局时钟分频得到一路1HZ和一路65536HZ的时钟信号，分频框图如图图22分频模块结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。CLOCK_8MHZ全局时钟信号。F65536HZ65536HZ时钟信号。F1HZ1HZ的时钟信号图23分频模块仿真结果图图24分频RTL23216位计数器模块图2516位计数器结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。CLK_65536HZ65536HZ时钟信号输入，作为计数器的计数时钟。COUNT_OUT16位计数结果输出。图2616位计数器仿真结果图图2716位计数器RTL图23316种脉冲产生模块图2816种脉冲发生模块结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。COUNTER_DATA16位计数器的计数值输入。PULSE_16_OUT16种不同时钟互不重叠的基脉冲输出。图2916种脉冲产生模块仿真结果图图210RTL图234每秒输出脉冲数寄存器模块每秒输出脉冲数寄存器模块根据速度以及加速度信息，控制每秒输出的脉冲个数，最终达到控制电机速度的目的。图211每秒输出脉冲数寄存器结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。CLK_1HZ一赫兹时钟信号输入，座位寄存器更新数据的时钟，达到控制每秒钟的脉冲个数。SPEED初速度信息输入。ACCELERATION加速度信息输入。图212每秒输出脉冲数寄存器仿真结果图213每秒输出脉冲数寄存器RTL图235脉冲叠加模块图214脉冲叠加模块结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。CLOCK_65536HZ65536赫兹时钟信号。PULSE_16_DATA16种异频不重叠的脉冲输入。SECOND_PULSE_DATA每秒输出脉冲个数。PULSE_OUT驱动电机的脉冲输出，包含速度、加速度等信息参数。236总脉冲输出控制模块图215总脉冲输出控制模块结构框图各端口定义如下RESET复位信号，高电平复位，低电平正常工作。PULSE_SUM_IN叠加后的脉冲输出。STEP_SUM总脉冲数设置。WAVE_OUT脉冲输出。图216总脉冲输出控制模块仿真结果图217总脉冲输出控制RTL结果结论本设计在董亮老师的悉心指导和严格要求下业已完成，从课题选择、方案论证到具体设计和调试，无不凝聚着董亮老师的心血和汗水。踉踉跄跄地忙碌了一个礼