[硕士论文精品]数字相关器精同步判决算法研究及其fpga实现

摘要随着数字技术的高速发展，软件无线电技术得到日益广泛的应用。软件无线的基本原理是通过AD、DA转换接121，将原有的模拟射频、中频信号转换到数字处理域，借助数字信号处理器件的强大功能，取代传统模拟器件完成无线信号的处理，因而具有精度高、处理速度快、设计灵活等优点。本论文论述了针对特殊无线电信号的某专用接收设备的算法建模、设计实现和验证技术。该设备能够对待处理信号进行实时解调。由于该信号的已知信息量极少，传统的同步方式已不适用，故本设计采用了先解调下变频，后同步的方式，利用解调出的基带波形等恢复出同步信息，然后再根据该同步信息进行判决。为了提高同步质量，本论文提出了粗同步、精同步相结合的同步算法设计方案，即利用信号脉冲头部的编码和信号脉冲的幅值特征来得到信号的粗同步，然后再利用最佳采样的原则寻找精确位同步点，为了提高同步精度，在寻找位同步点时还使用了长时段统计和内插恢复的技术。本论文对精同步判模块和决模块算法设计、实现以及系统的验证过程进行了较深入的论述。通过HDL描述、仿真及电路样机验证及测试，实验结果表明本算法具有较好的准确性和实用性。本论文获得的研究成果如下1对脉冲头同步位信号的抖动建立了数学模型，并对抖动作了定量的分析，为精确同步的设计提供了理论指导。2提出了针对长时段信号根据最佳采样原则进行加窗统计分析的算法，并针对该算法作了大量的优化工作，保证了算法的可的实现。3使用了变速率的数字信号处理，对不在采样点上的信号对比了两种内插方式，指出了各自的适用范围，保证了算法的可实现性。本论文提出的算法及模型在FPGA上得以实现及验证测试，实验结果表明本设计的同步判决算法效果良好，能满足用户需要。与传统的实时捕获离线分析的方法比较，本设计能够完成对数据的实时分析，并且具有体积小巧操作简单等特点，因此具有较大的实用价值。关键字无线信号侦测，精同步，最佳采样，长时段统计，内插，FPGA实现ABSTRACTWITHTHEDEVELOPMENTOFDIGITALTECHN0109Y，THESOFTWARERADIOTECHNOLOGYGETSTHEEXTENSIVEAPPLICATIONTHROUGHTHEADORDAINTERFACE，SOFTWARERADIOCANUSETHEVERSATILEDIGITALDEVICESINSTEADOFTHEOLDANALOGONESTOGETMOREPRECISE，FOSTERANDMOREFLEXIBLEPERFORMANCETHISPROJECTISAWIRELESSSIGNALDETECTORTHATCANDEMODULATETHESIGNALBECAUSETHEINFORMATIONOFTHEDETECTEDSIGNALISTOOLIMITED，THETRADITIONALDEMODUALTEMETHODFORCOMMUNICATIONSIGNALCANNOTWORKAFTERSTUDYINGSOFTWARERADIOTECHNOLOGY，WEDEVE10PEDASPECIALALGORITHMFORTHISSIGNALTHEDEMODULATIONANDSYNCHRONIZATIONARESEPARATEDINOURALGORITHMANDTHESYNCHRONIZATIONISALSOSEPARATEDINTOCOARSEPARTANDPRECISEPARTINPRECISESYNCHRONIZATION，WEUSETHEMOSTLIKELIHOODESTIMATIONOFOPTIMUMBITSYNCHRONIZATIONTOGETSYNCHRONIZATIONFORBETTERPERFORMANCE，THEINTERPOLATIONAND10NGTIMESTATISTICAREUSEDTHEREARESOMEPARTICULARDISCUSSIONSABOUTTHEALGORITHMDESIGNIMPLEMENTATIONANDVERIFICATIONOFTHEPRECISESYNCHRONIZATIONANDARBITRATEMODULEINTHISARTICLETHEFINALTESTPROVEDTHEALGORITHMISPRECISEANDAPPLICABLEANDTHEARTILCSHOWEDSUCHRESULTS1GAVEAMODELFORTHEPULSEHEADDITHERANDCALCULATETHEDITHERRANG2DEVELOPEDAWINDOWALGORITHMFORLONGTIMESTATISTICANDDONEALOTOFOPTIMIZEWORKTOGUARANTEETHEPOSSIBILITYOFIMPLEMENT3USETHEVARIABLESAMPLERATETECHNOLOGYANDINTERPOLATETOIMPROVETHEPRECISEWHOLEALGORITHMHASBEENIMPLEMENTEDINFPGASRESULTSPROVEDTHATTHEWHOLEDEVICECANMEETTHEUSERSNEEDSTHENEWDEVICECANPROCESSSIGNALINREALTIMECOMPAREDWITHTHETRADITIONALDEVICE，ITISSMALLER，CHEAPERANDMOREEASYTOUSEKEYWORDSWIRELESSSIGNALDETECT，“PRECISESYNCHRONIZATION，OPTIMUMSAMPLING，LONGTIMESTATISIC，INTERPOLATE，FPGAIMPLEMENTII独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。签名雀垒堕日期一R年D月岁一日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。保密的学位论文在解密后应遵守此规定签名拯銎刚导师签名11日期Y了年手月3。日电子科拙火学硕士学位论文数字相关器同步判决算法研究投FPGA实现11相关器概述第一章引言为了实现信号的检测与解调，可以在本地生成与待测的信号匹配的本地信号并与之积分，利用本地信号和待测信号的相关性完成对信号的分离，相应的电路被称为相关器。因此，模拟相关器在完成相关功能的时候会用到用一个积分求和电路，数字相关器会有大量的乘加运算。相关器常用在直接序列扩频通信中。大多数直接序列扩频的接收机就是用本地产生的扩频码和输入信号做相关运算，利用产生的相关峰进行同步。由于在直扩系统中，码同步是整个系统同步的关键，而同步又是整个解调的关键，因此相关器的功能非常重要。随着直扩系统的广泛应用，相关器的功能范围也不断得到扩展，发展成为包括解扩、同步和判决等的一个接收系统。本文所指的数字相关器与一般意义上的相关器不同，确切的说，是一个完整的信号检测设备，其中一些关键同步技术利用到了相关算法。该设备完成了中频信号的下变频、同步检测与基带信号解调，并将解调结果通过PCI模块传回PC机以文件形式保存。因此，这里的相关器可以做为一个独立工作的数字接收设备。对于一个数字接收机系统来说，其同步方案设计的好坏直接影响到整个接收机系统的解调性能指标。目前，对于各种常用通信信号均有成熟的同步算法可借鉴，然而，对于某些非通用信号，则需要根据其具体的信号特征进行有针对性的设计。本课题所涉及的信号就具有上述非通用性。12课题背景本课题属国家研究课题一个子系统。该子系统的主要功能是将侦测到的中频信号进行盲解调。在此之前，合作单位已经做了大量的研究工作，做了一套基于实时采样、离线分析的设备。在该设备中，由前端处理板和工控机完成对信号的实对录入。由于录入信号时的针对性较差，因此录入的数据量很大，约80MBITSS，使用了大量的工控机并定制了存储软件。实时记录完毕的数据由用户专门的分析软件进行分析，得出有用数据的内容。因此，整个数据处理流程速度受限，且操作比较麻烦。用户单位迫切希望在保证原有处理精度的情况下，发展出一个小型，成本低廉，操作简单的设备，并能够提高处理的速度，最好能够达到实时处理数据的程度。这样就能极大的提高设备的实用性。电予科技人学颂卜学位论文数字相关辑同步判决算法研究及FPGA实现在分析用户需求的基础上，我们提出了使用硬件加软件的处理结构。其中硬件模快包括中频数字化接口和FPGA阵列处理。系统中的中频数字化接口提高了系统的集成度，方便了用户的使用，FPGA阵列由3片ALTERA的1C12组成，拥有强大的处理能力和极高的性价比，完成了从数字中频解调，有效信号捕捉，盲同步，判决以及PCMASTER接口在内的所有功能。这些功能通过FPGA可实对的完成，极大的提高了系统的处理速度，利用PCI接13还可以方便的将数据回传。13论文的主要内容及安排本文全面的讲述了系统的组成结构解调模块、粗同步模块和精确同步判决模块。系统的解调方案采用了差分解调，解调后的基带码流中含有脉冲头部编码的特殊成份，在时隙信号中呈周期重复出现。利用这种特性，可使用脉冲头相关的方法得到指示脉冲头部编码位置的指示信号。同时由于脉冲信号的外形特征，可以利用一系列的相关运算，得到指示脉冲外形幅值的脉冲幅值指示信号。以上信号结合单频干扰屏蔽信号，可以得到信号的粗周步，大致播绘出信号的起止范围。由于粗同步信号标定了脉冲的第一个码元的位同步点，同时码元宽度是已知的，因此可以出粗同步信号恢复出相应脉冲内的位同步点。但是，由于噪声的干扰和粗同步算法的局限性，仅通过脉冲头同步位得到位同步会将前者的抖动带到后者，为此需要对抖动做出分析和补偿。最先的偿是基于对时隙中部份脉冲头同步位的抖动进行统计后进行的。这种补偿方式的统计精度和补偿区域是一对矛盾且存在精度不够的问题。进一步的研究后，精同步的求取方法改变为根据最佳采样原则的似然估计。由于基带码元通过信道后仍能够保持在码元中心取得最大幅值，因此可以将此中心点作为码元的最佳采样点。该算法以时隙中每个位同步点上的基带波形的幅值绝对值之和作为最大似然函数，并计算了根据一个对隙的信号所有可能起始位同步点的最大似然函数值，以求得最有可能的起始位同步点。为了提高精度，系统还采用了变速率内搔的方式来恢复出非采样点上的基带波形的值。通过上述处理能够得到比较精确的位同步信号，然后就根据位同步所在位置处的基带波形进行判决。文章的第一章主要是讲述了系统的应用背景，第二章主要讲述了信号的特征及相应的解调方式以及现有的成熟的数字接收机同步方式，第三章概述了粗同步的设计原理并详细论述了精同步判决模块的早、中、后期的设计原理，第四章讲述了系统的硬件结构和精同步判决模块的实现，第五章讲述了系统的验证平台的2电子科技大学硕士学位论文数字相关器IGJ步判决算法研究及FPGA实现设计和性能测试结果，第六章对现有的工作做出了总结并对未来的工作做出了展望。我在设计中参与了整个系统方案的论证，负责了整个精同步判决模块的算法设计以及设计实现，并参与了部份粗同步算法的设计，以及系统的整个验证过程。在项EL的验收阶段，我还参与了整个项目的验收工作。通过指导老师，全体组员和我的努力，整个项目已经验收通过，并受到专家和用户的一致好评。电了科技大学硕士学位论文数字相哭J；同步判决算法研究2FPGA实现第二章数字接收机相关知识介绍为了便于读者对后续章节内容的理解，在本章将对所鼹研究问题的相关背景知识加以简略介绍，并对现有的成熟同步算法做的一些总结。21数字接收机的结构无线通信在现代通信中占据着极其重要的位罱，被广泛应用于商业、气象、军事、民用等领域。但是传统的无线电台的全部功能都由硬件实现，只能工作于单的频段，单一的调制方式，不同体系结构的电台难以相互沟通。尤其在军事领域，这种现象更为突出。1992年5月，MILTRE公司的5EOMITOLA首次提出了软件无线电的概念。其概念。其中心思想是构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能用软件来完成，并使宽带AD和DA转换器尽可能靠近天线，以硬件出具有高度灵活性、开放性的新一代无线通信系统。软件无线电的各种功能是用软件实现的，如果要实现新的业务或调制方式只要增加一个新的软件模块即可。由于软件无线电具有极强的灵活性以及开放性的特点，这一概念一经提出，就得到了全世界无线电领域的广泛关注，并在提出的十余年间得到了广泛的发展和应用。软件无线电的基本思路是利用高速AD和DA转换器将基带、中频甚至射频信号转换成的数字信号，通过数字器件的高速灵活的处理来代替传统无线电器件的功能。从信号流向的角度可以分为发射机和接收机。发射机负责完成信号的编码，扩频，调制等功能接收机负责完成信号的解调、解扩、解码。由于接收侧需要先完成对信号的同步，然后才能完成相应的功能，因此可以说，数字按收机的设计是软件无线电中最关键的部份。同时由于本设计是利用软件无线点的方法对侦测信号的盲解调，因此了解数字接收机的工作原理对理解设计原理关系最为密切。数字接收机的基本结构是前端高速AO转换器件将模拟信号转换成数字信号，然后再用具有DSP处理功能的器件完成对数字信号的解扩解调。根据转换位置的不同，软件无线电采样结构可以分为射频采样和中频采样两种。由于对射频采样需要极高的数据转换速率并加重了后续处理的负担，因此在现阶段，中频采样应用的较为广泛。其结构如下图所示4LB了科技人学坝J学位论文数寸相关器同步判决算法研究及FPGA实现图2一L数字接收机结构射频信号在通过模拟处理变成中频后才被采样。采样时还可以根据中频和基带信号的带宽灵活选择低通或者带通采样的形式。这样有利于降低采样频率，在保留软件处理无线信号优点的情况下简化系统的实现。用数字处理器件完成信号的解扩解调具有精度高，稳定度好，价格低廉，处理方式多样，升级灵活等众多优势。后续的数字处理器件可以是通用DSP处理器或者是FPGA。通用DSP具有开发方便，控制能力强等优势，但是由于其基本上是CPU串行处理结构，因此处理带宽不如可以定制处理结构的FPGA。而FPGA可以在资源允许的情况下拥有多个处理单元进行并行处理，因此其处理速度和实时性都很好，但是设计过程相对要复杂一些。在本设计中，采用了FPGA做为数字处理器件，在保留了数字接收机的各种优点的同时还获得了极高的处理速度。22中频信号特征信号送入本系统已经变频到中频，模拟中频频率为60MHZ，数字化频率为18461538MHZ。调制方式为MSK调制。信号的为分组扩频方式，扩频后的码元速率为5MHZ，信号帧结构如下图所示I坚L卫生一图22输入信号结构信号由多个脉冲组成，每个脉冲宽度约为34个基带码元。脉冲和脉冲之间间隔相等，大致为31个基带码元。脉冲之间无载波信号。多个脉冲组成一个时隙，一个时隙中的脉冲数是已知的四种。时隙和时隙间隔不固定，时隙之间也无电子科投太学硕士学位论文数字相关器同步判决算法研究及FPGA实现载波信号。23MSK信号及其特点MSK信号是相位连续的移键控的一种特例。其主要特点是包络恒定，带外辐射小，实现简单，在相邻符号交界处相位保持连续，已广泛应用于移动通信中的数字传输。MSK调制的信号可以表示为鼢P甜，“别COS叫吒争R吼公加川其中，R为码元宽度，口。为第肝个码元，口。1，一1，吼是第“个码元的初始相位，并且有J螺一1。吒一IN21疗鸹一IREEL为矩形函数，满足删，E一钧【0其它当输入符号为1时，发送的角频率为嚷万；当输入符号为一L时，发送的角频率为皱一万。所以，输入符号为L，一1时，发送的频率分别为C石，R一一4T1。，1，24MSK信号的解调241正交解调法对中频MSK信号进行采样后得到采样后的信号表达式如下SCM瓦，车，E甜聊五一以吉RC。S哦寺M瓦十公式。一，其中，M为采样序数，Z为中频采样周期，T为码元宽度，为第”个码元3L，一】，RECT为矩形函数，够，是第“个码元的初始相位，并且有电子科技大学硕士学位论文数字相关器同步判决算法研究及FPGA实现纯2纛石耄I乏上述表达式简记为SCM，莓R。C，”一”C。SQA。寺M通过对信号进行正交分解，得同相和正交分量同相分量蜀咖莩刚【】COSC研黑A1十J同相分量”7正交分量M军膳D【聊一”】SINM寺于是，由同相、正交分量计算瞬时频率仰一辔端卜喀揣公式23公式24在计算出瞬时频率厂M后，对厂M抽样判决，即可恢复出码元。由上述分析可以看出，在计算瞬时频率时要进行除法和反正切运算，这对于非专用数字信号处理器来说是比较复杂的，因此可以用下面的简化方法来计算，MFM。卅一埘心川XMXOM2再丽I及R公式25由于MSK信号为恒包络调制，其振幅近似恒定，不妨设爿；Z；1，则聊X，氍M一XIMX。用，M爿。M一X0M一1一IX，卅一爿，川一1托朋X1M1卅一Z，MXQM一1公式26这种方法只有乘法与减法运算，计算比较简便，也比较节约资源。叱于科投大学颂学位论文数字相关|同步判决算法研究投FPGA实现为了叙述的连贯，在前面的分析中，并没有介绍如何获得同相、正交分量。在工程实践中，正交解调法采用如下的方法获得同相、正交分量【2】中频输入图23数字I0分离原理框图由上图可知，数字IQ分离需要用到NCO和两路FIR低通滤波器，即使采用免混频的方式省去NCO模块，也需要用到两个FIR低通滤波器。加上计算瞬时频率所需要的两个乘法嚣，整个解调部分对硬件资源的要求相当高。如果能在解调性能基本不降低的条件下省去部分NCO、低通滤波器以及乘法器电路，则能大大降低资源消耗。而下面的差分解调方法正是这样的方案。242差分解调法由于MSK在实现调制时是有记忆的，因此也可以采用差分解调的方法【”。差分解调可以省去NCO，不用考虑载波提取，虽然会牺牲一些性能，但结构简单，易于实现。文献3就采用延迟线将中频信号延迟后与其本身相乘从而得到数字基带信号，但这种方式由于延迟线的特殊结构使得差分延迟解调不易集成。随着数字器件性能的发展，如果将延迟线改用数字器件的移位延时结构实现，上述问题则迎刃而解。将前面所示MSK采样信号延迟JI个样点只有噪声干扰时公式33由于噪声的干扰，在脉冲头部编码处的基带码流可能发生O、1跳变。如果用求和结果为8的情况进行脉冲头部定位，可能会出现漏判。因此需要降低判决的门限，当判决门限为8一所时，相关区域位于脉冲之间或时隙之间的无调制区域时，误判的概率为只制”蜀公式34对于相关区域位于脉冲内部情况，当M4的时候，最大误判的概率不变，巧马公式35对于相关区域同时位于脉冲内部和脉冲间隔的情况，误判概率会有所升高。由此可见，用单个脉冲头编码进行同步判决的误判的概率偏高。为了提高判决的准确度，我们采用了一种多脉冲头联合检测的方法，通过这种方法能够在充分利用脉冲头编码信息的同时有效的降低误判概率。脉冲头联合检测的基本原理如下图所示图33脉冲头联合检测结构脉冲头相关模块的输入数据流为基帮码流。输入的基带码流首先被送入一个匹配滤波器，被等间隔的抽取。由于每个脉冲之间就间隔240个采样点A因皇王型垫奎兰堡主兰垡丝苎墼塑鲞堡堕生型堡墨鲨竺窒墨璺垒壅堡此，抽头滤波器之间的抽头间隔240个采样点。由于抽取的目的是脉冲头部的2BITS编码，因此抽头的宽度大致为8个样点。抽头滤波器共有16个这样的抽头。为了简化相关结构，抽头中基带码流的值被求和，每个抽头求和的结果再被总的相加。当脉冲头部编码的位置正好对应于各个抽头所在的位置时，由于脉冲头部编码的基带码流为0，因此求和的结果的到一个最小值，在每个抽头均有脉冲头部编码且无噪声干扰的情况下，求和的结果为0，有噪声时比0略高。当抽头所对应基带码流不是脉冲头时，由于这些值为0、1均匀分布，因此求和的结果在无噪声的情况下为816264，有噪声时求和结果在此上下浮动。因此可以通过求和的结果判断出脉冲头部编码的位置。由于受到噪声的干扰，在抽头对齐脉冲头部位置的时候，求和的结果可能比0偏高，因此，需要对求和的结果设置一个基本的门限。当求和结果低于这个门限的时候，就认为有一个脉冲头编码位置存在，在求和结果低于这个门限的范围内寻找最小值，定为脉冲头所在的位置。实际信号的脉冲头求和结果和标定的脉冲头部位置如下图所示图34脉冲头相关结果下面简要分析一下脉冲头联合检测的性能。误判概率设滤波器有口个抽头，每个抽头有8个样点，在求和结果小于6就认为有脉冲头信息。当抽头滤波器都位于脉冲之间的涮隔或者时隙之间的间隔时，由于此时的基带码流的值为O、L均匀分布，在此情况下，误判的概率为坐王型垫查兰堡主堂焦堡苎塑塑薹塑型生型堡竺望婴塞墨璺垒壅翌只C”6丢“公式C，S，设计中，A16，脖16，故只Z17910“当抽头滤波器的抽头都位于脉冲内部时，由于此时基带码流为编码调制后的结果，在一个基带码片的宽度内有较强的相关性。设B4C，此时最大的误判概率为牲参32扩公式37在设计时，A16，B16，C4，故只46110当抽头滤波器的抽头部份位于脉冲内部部份位于脉冲与脉冲之间间隔区域时，误判的概率鉴于上述两者之间。P2只只漏判概率每个基带码片所对应的基带码流就有18461538536923个样点。在没有噪声干扰的情况下，每个基带码流的样点和基带码元应该是一对应关系。但是实际情况下，基带码流的值和理想的情况会有偏差。我们将这种偏差的比例称为基带码流误码率。设在一定信噪比下，基带码流误码率为只。漏判是指在脉冲头编码对应于抽头滤波器抽头时，由于噪声的干扰，有较多的基带码流受到噪声的干扰发生由0跳变为1，导致求和的结果大于门限。导致漏判。漏判的概率为只，C害一6“公式3_8当只002、A16、B16时，只“23710。60，几乎不会漏判。可见，在使用了脉冲头联合检测后，脉冲头定位的能力有了极大的提高，能够满足要求。利用脉冲头编码进行同步的方法能够得到较为准确的同步位信息，精确到一个采样点。但是由于脉冲头编码头同步算法必须考虑到实际信号在噪声影响下的特性，因此使用了基于门限的判决依据。使用门限的方法引入了两个新的问题型垫查兰堡主兰竺丝苎塑兰塑茎鲨旦生型盗篓鲨型丝翌坠壅型首先，当一个时隙数据还没完全进入抽头滤波器的时候，其中有一部份抽头包含了脉冲头部编码，此时抽头求和的结果可能已经低于判决门限，导致判决的脉冲头部编码位置可能会提前于实际的有效脉冲。其次，当一个时隙的数据还没有完全移出抽头滤波器的时候，其中有一部份抽头包含了没有调制信息的随机基带码流，此时抽头求和结果可能已经高于判决门限，导致一个时隙末尾的若干个脉冲不能获得脉冲头部定位。322脉冲幅值相关脉冲头指示信号有可能提前于有效信号脉冲，为了消除这种错误的提前，最直接的想法就是在有脉冲信号的地方能够给出指示信号，然后用这种指示信号和脉冲头指示信号相与，消除提前于有效信号脉冲的脉冲头指示信号。由于我们使用的环境信号脉冲的幅值一般高于基底噪声，因此可以利用信号的脉冲幅值指示出信号脉冲的大致范围。最先的想法是利用一个绝对门限，这个门限能够恰好高于基底噪声的幅值而低于脉冲信号幅值。高于此门限的范围就标定为脉冲信号。但是该方法存在很大问题在实际的无线信道中，信号的幅值随时都在衰落，所以有效脉冲和基底噪声的幅值也会随之发生变化，因此很难用个固定的幅值来区别出脉冲信号。为了能够在较大的动态范围内区分出脉冲信号，设计中使用了一种较为复杂的加窗运算。这种运算的基本思想是首先对输入的中频采样信号进行第一次加窗运算。该窗长240点，运算用前120点信号幅值绝对值之和减去后120点信号幅值绝对值之和。由于这个窗的形状匹配了信号脉冲的形状，因此采样信号被加窗运算之后的结果为一以脉冲间隔为周期的三角波，但波形的幅值受采样信号幅值的影响。接着再对此三角波做差分运算，并将差分后的结果符号化，符号化后的结果在有效信号区域为方波。将此符号化后的结果再用前面的窗进行运算，此时的运算结果在有效信号区域内仍然是一个三角波，但峰值已经不受采样信号幅值的影响。因此这时候用一个固定的域值就能有效的划分出信号脉冲的有效范围。如下图燮墼查堂塑型学位论文数字相关_；|同步判谀算法研究及FPGA实现图35脉冲幅值相关结果这个部份主要是由我的同门张宗波来完成，他为此付出了大量的努力，所有的算法缨节和性能描述在他酶论文中均有详细阐述。323单频干扰屏蔽在获得脉冲头指示信号和脉冲幅值指示信号后，理论上可以进行信号粗同步了。但在实际信号中，还存在一定的干扰，如图35所示。这种干扰的在频率上单一，幅值上和有效脉冲外形接近，仅脉宽有差别。单频干扰的存在有可能导致整个时隙的同步错误，因此必须消除单频干扰的影响。早期合作单位提出了一个消除单频干扰的算法，该算法基于单频干扰的韬值特征。由于单频干扰在较多的时候都比一个有效脉冲信号要窄，因此可以用特殊加密运算来分离出单频干扰。但实际上单频干扰的脉宽变化的范围比较大，因此只用加窗的方法可能会漏判一些单频干扰。同时使用加窗的方法在实现的时候也会带来较多的资源消耗。由于单频干扰的频率单一，其中心频率或者高于信号中频或者低于载波频率。由于解调模块是针对MSK调制的，高于信号中频的单频干扰在通过解调模块产生的基带码流是连续的1，低于信号中频的单频干扰在通过解调模块产生的一一一生王燮查兰堡圭堂焦笙兰塑兰塑叁墨旦垄型堡篓婆堡塞墨鱼垒塞垫基带码流是连续的O。利用这种大量连O、连I的特往，可以完成对单频干扰的分离。具体做法如下对符号化后的基带波形中连0，连L的数目进行计数，每次信号发生跳变的时候对计数的结果清零。当计数的值超过设定的门限时，就认为是一个单频干扰。单频干扰的屏蔽效果如下所示图36单频干扰屏蔽结果33精同步判决算法331精确同步原理在得到脉冲头指示信号、脉冲幅值指示信号和单频干扰屏蔽信号后就可以进一步求取位同步。由于位同步的精确程度影响了最终判决的准确程度，因此将利用上述三个指示信号求取位同步的过程称为精同步。三个粗同步信号各有优点和缺点脉冲头指示信号利用了脉冲头部编码的特殊信息，因而较为精确，但存在提前予信号时隙出现而出现和提前于时隙信号结束而结束的问题；脉冲幅值指示信号能够在时隙信号的每个脉冲头部标定一个大致的范围，可以避免指示信号提前出现，但是精度不够；单频干扰屏蔽信号能够屏蔽掉单频干扰所在的区域，但不能提供有效信号的任何信息。因此可以设想将三个粗同步信号结合起来使用来得到同步信号，这样就可以充分利用各个信号的优点。最简单的做法是将三个信号相与，得到的信号称为脉冲头粗同步位。由于每个码元的宽度是已知的，为18461538536923个采样点，而脉冲头粗同步位标志了一个脉冲的起始同步位，因此在得到在得到脉冲头粗同步位之后，就可以将这个位同步点以码元宽度为周期进行延拓，得到脉冲内部的其它位同步点。如下图所示坐王型垫查堂婴主堂笪论文数字相关枯同步判决算法卅究及FPGA实现图37由脉冲头同步位得到的位同步使用这种方法存在比较严重的问题内部的位同步信息就有可能被恢复出来；脉冲内部的位同步就有可能丢失。当脉冲头部有脉冲头粗同步位时，脉冲但当脉冲头部没有脉冲头粗同步位时，能够导致脉冲头粗位同步位出现丢失的原因很多当信噪比较低的时候，对某些脉冲头部编码解调的基带码流发生了错误，对这些基带码流进行相关的时候，相关峰难以达到门限，因此相应位置的脉冲头指示信号缺失，导致最后的脉冲头相同步位缺失。同时，由于脉冲头指示信号依赖于特定的门限。在靠近时隙末尾的时候，由于参与相关的脉冲数量减少，相关峰也难以达到门限，脉冲头编码指示信号也会缺失。因此，时隙末尾的脉冲头粗同步位同步也会缺失，导致脉冲头粗同步位缺失。还有在某些情况下，脉冲的幅值极度衰落，相应的脉冲幄值指示信号缺失也会导致脉冲头粗同步位的缺失。因此，需要对缺失的脉冲头粗同步位进行补充整形，使得每个信号脉冲的头部都有脉冲头粗同步位。保证由此恢复出的位同步信号不会出现以一个脉冲为单位的整体丢失。332脉冲头同步位整形由于每个脉冲有34个码元宽，脉冲和脉冲之问间隔31个码元宽。因此相邻脉冲头部的第一个码元之间间隔65个码元。又因为码元的基带速率为5MHZ，数字化中频采样的频率为18461538Z，因此，扭邻脉冲头部第一个码元的第一个采样点之间间隔65X184615385240个采样。同时，1个时隙信号中脉冲的个数是有限的4种。翌垫叁兰塑堂垡堡苎茎主塑茎堂堕生型垫丝鲨型塑丝堡垒壅些因此，利用这些特性，可以设计一个算法，对脉冲头粗同步位进行整形，补充出在一个时隙中缺失的脉冲头粗同步位。其基本思想如下当脉冲头同步位整形模块在得到一个时隙的第一个脉冲头粗同步位后，状态机进入同步状态。在同步状态中计数处理过的脉冲个数，在每一种可能的信号时隙末尾判断时隙是否结束。同时在与时隙的第一个脉冲头粗同步位间隔一个脉冲宽度的地方观察是否有相应的脉冲头粗同步位，如果没有，就补充。图38脉冲头同步位整形状态机具体的实现原理如下在上电初始化时，脉冲头同步位整形模块处于非同步状态。当一个时隙信号到来的时候，其头部的脉冲头粗同步位会被同步状态检测器识别到。为了提高判决的准确性，减少误判的概率，仿照般的同步监测的准则，当脉冲头同步位整形模块连续3次接收到脉冲头粗同步位后，系统进入同步状态。但是在实际的情况中，由于噪声干扰的影响，时隙的初始头3个脉冲中可能会有脉冲没有脉冲头粗同步位，因此结合实际情况，可以把脉冲头同步位整形模块的同步准则改变为在非同步状态下，脉冲头同步位整形模块在接收到第一个脉冲头粗同步位后，连续观察后续的4个脉冲是否有脉冲头粗同步位加上第一个脉冲，一共观察了5个脉冲，如果这4个脉冲中有2个脉冲头粗同步位加上第一个脉冲头粗同步位，一共有3个脉冲头粗同步位，那么脉冲头同步位整形模块就进入同步状态。这种算法能够比较有效的抑制一些时隙信号的起始若干脉皇至型垫盔堂堡圭堂垡堡兰墼兰塑叁墨旦生型堡整堕竺塞垄鱼垒壅翌猝的脉冲头粗同步位缺失的情况。由于信道的低通特性，时隙信号开始的若干个脉冲幅值普遍较低，时隙的起始脉冲由于没有相应的脉冲幅值指示信号引起的脉冲头粗同步位缺失也较为常见。引入的新判决准则对时隙中第2个脉冲到第5个脉冲出现幅值衰落或受到干扰等引起的脉冲头粗同步位缺失较不敏感，但对于第一个脉冲出现幅值上述情况，并不能做出纠正。如下图所示图39衰落对时隙起始判决的影响当时隙的第2，3个脉冲由于幅值衰落引起的脉冲头粗同步位缺失，脉冲头同步位整形模块能够根据第4，5个脉冲的脉冲头粗同步位判决出这是一个时隙的开始。但是当时隙的第1个脉冲就出现脉冲头粗同步位缺失的时候，缺失的脉冲并不能被模块检测出来。这也是非常好理解的在系统看来第1个脉冲已经被混入了基底噪声，收到的时隙脉冲数量会少1个。在脉冲头同步位整形模块进入同步状态后，它开始每距离一个脉冲间隔的位置检测是否有脉冲头粗同步位。如果在同步状态下而耜应的脉冲头部又没有脉冲头粗同步位，那么就补充上。由于相邻脉冲头部的第一个采样点之间间隔240个采样。因此，为了检测和上一个脉冲头粗同步位距离一个脉冲间隔的采样点，可以在脉冲头同步位整形模块中设定一个计数器，当模块进入同步状态的时候计数器清零，以后每收到一个采样，计数器的数值增加1，当计数器计数到240的时候，说明一个新的脉冲头部到了，捡测此时是否有新的脉冲头粗同步位。理论上，新收到的脉冲头粗同步位应该和上一个脉冲头粗同步位之间相距240个采样点，但是实际情况是脉冲头粗同步位之间的间隔会由于噪声干扰的影响有轻微的抖动。关于这种现象形成的原因，后面会有详细的论述。通过观察发现，大多数抖动的幅度都在2点之间，因此为了观察到尽量多的脉冲头粗同步位信号，在计数器计数到新的脉冲头部位置的时候，对输入的脉冲头粗同步位进行加窗观察，窗的宽度为9个采样点，可以观测出中心点前后各5个采样点的抖动。在每次加窗观察的过程中如果发现有脉冲头粗同步位，则该粗同步位被保咆子科技大学硕士学位论文数字相关器同步判决算法研究及FPGA实现留；如果窗内没有脉冲头粗同步位，则在窗的中心位置上补充出一个脉冲头粗同步位。通过这种方法，可以补充出在个对隙内部由于各种原因缺失的脉冲头粗同步位。由于在同步状态下，脉冲头同步位整形模块会补充出缺失的脉冲头粗同步位。因此，必须及时判断出一个时隙的结束，避免模块不断的补充超出时隙信号的脉冲头粗同步位。由于在时隙的最后一个脉冲以后，相应的脉冲头指示信号和脉冲幅值指示信号都没有，脉冲头粗同步位是不存在的。利用这个特性，可以判断个时隙是否结束。但是需要注意的是有些较长的时隙在其内部有若干脉冲的脉冲头粗同步位缺失，且缺失的位置距离起始脉冲恰好等于较短时隙的长度，在这种情况下要尽量避免误判。具体做法如下在模块内部保留对1个时隙内处理过的脉冲个数的计数。由于一个时隙中的脉冲数量的种类是有限的，设为，3,H。四种，当处理的脉冲个数为强1时，同步状态检测器会检测从当前的位置上连续观察若干个脉冲的头部是否有脉冲头粗同步位，如果有多于1个的脉冲头粗同步位，说明这个正在处理的时隙脉冲个数是野，托，中的一种，继续保持同步状态。当观察到的若干脉冲都没有脉冲头粗同步位，则说明这个时隙已经结束，其脉冲的个数为，模块进入非同步状态。当处理的脉冲数量达到“，1或M1的处理过程和上述处理过程一样。当处理的脉冲数量达到吼1时，脉冲头同步位整形模块强行进入非同步状态。通过脉冲头同步位整形模块后，脉冲头粗同步位被整形。一个时隙内部的所有脉冲都有脉冲头粗同步位。333早期精同步判决方式由于得到每个脉冲的脉冲头同步位就相当于得到了每个脉冲的第一个码元位同步信号，因此可以为依据，恢复出一个脉冲内部剩余若干码元的位同步信号E具体实现方法如下被整形后的脉冲头同步位被送入位同步填充器进行位同步填充器，输出位同步填充器的数据流是有效信号的所有位同步点。位同步充填器的结构如下1B了科技火学硕士学位论文数字相关间步判决算法研究及FPGA实现图3一10位同步充填结构位同步充填器包含一个下标计数器，这个计数器计数上一个脉冲头同步位到当前位置的距离还包含一个位同步下标累加器，这累加器每次计算的结果表明下一个位同步点应该出现的位置。当模块接收到一个脉冲头同步位以后，输出位同步有效，下标计数器的值清零，以后每接收到一个样值，下标计数器的值增加L。在输出的位同步有效的同时，下标累加器的值增加一个码元位宽。由于码元速率为5MHZ，中频数字化的频率为18461538MHZ，因此每个码元应包含36923个采样点，可见码元位宽为小数。为了尽可能的提高处理的精度，加法器被设计成一个小数加法器，其中小数部分有4BITS，由此量化韵码元宽度为36875，误差为O004，34个码元的积累误差为O16，不超过一个采样点，可以满足要求。同时下标累加器的每次计算结果都被四舍五入到一个整数值，当下标计数器的值和四舍五入后的下标累加器的值一致的时候，说明当前处理样点是一个位同步点，输出的位同步再次有效，同时下标加法器再加上一个码元的宽度。当模块处理了34个位同步以后，表明一个脉冲中的所有位同步都被标注完毕，计数器和下标加法器的值都被清零，输出的位同步无效，直到下一个脉冲头粗同步位后使能下一个处理过程。信号在通过位同步填充器后，能够输出完整的位同步信息，即有效数据中所有的码元位上同步信息都能被标记出来。此时将位同步信息结合解调后的基带码流已经能够进行判决了。由于脉冲头粗同步位标志的是一个脉冲的第一个码元的第一个采样点，由此信号获得的位同步也标志的是每一个码元的第一个采样点。故在进行判决时不是依赖于位同步点上基带码流的值，而是从位同步点开始一个码元宽度内的基带码流的值。早期的精同步判决结构如下图所示皇量型苎盔兰堡主堂篁丝苎堂塑差墨旦生鲨苎鋈竺塞墨鱼垒茎堡图311早期精同步判决结构到此为止，系统已经能够从脉冲头指示信号、脉冲幅值指示信号和单频干扰屏蔽信号等粗同步信号中恢复出完整的位同步信号，并结合解调后的基带码流的值进行判决了。这就是系统早期的精同步和判决机制。但是经过实验证明，这个方法解调出的信号误码率偏高。造成误码偏高的原因主要有以下几点首先，求取出的脉冲头粗同步位之间有抖动。理论上，脉冲和脉冲之间的间隔都是恒定的。因此标志脉冲的第一个采样点的脉冲头粗同步位之间的间隔也应该是恒定的。但是实际获得的相邻脉冲头粗同步位之间间隔并不恒定，随着信噪比的不同，和标准间隔之间有2点以内的偏移。而上述方法在求取位同步信息的时候，并没有对这种抖动做出纠正，因此在这些脉冲内部的位同步点也会随之发生抖动，影响了判决的精度。其次，在判决的时候，将获得的位同步点当作一个码元的起始采样点，如果其后1个码元宽度内基带码流0多，则判断为0；如果L多，则判断为1。由于一个码元的宽度为36923个采样点，为了系统实现的方便，需要将码元的宽度取整为整数个点。早期取整为4个点，但是4个点中如果0，1各占2个点，则判决会出现很大的困难，针对这种情况，后来定义为4个点中0、1各占一半时，结合前后两个码元的基带码流的值进行判决。由于3个码元最大可能有H个采样点，此时的判决准则将非常复杂，如果用查找表的方法列举出所有的判决选项，共需要2”2048个选项，但即使在这种情况下也不能保证实现正确的判别。后来为了实现的方便，并减少判决的二义性，将码元的宽度取整为3点，但是由于这样减少了码元积分判决的区间，也不能达到判决精度的较大提升。因此这种利用一个码元宽度内的基带码流的值来判决的方法不仅实现起来控制时序复杂，而且精度也有限。最后，由于模拟信号在时域上是连续的，但是被数字采样之后，在时域上被以采样周期为单位量化了，因此此时求得的码元起始采样点并不是时域上码元的真正起始位置。设采样周期为F，求得的码元起始采样点和真正起始位置相比，量三翌垫茎堂堡圭兰垒丝苎塾兰塑鲞矍塑生型堡兰婆竺圣墨鱼垒茎型最大有R12的误差。这种误差在信噪比较高的时候，影响比较小，但是在信噪比较低的时候，会有较大的影响。为了解决上述几个问题，在系统开发的中期，我们做了大量的分析和尝试。334脉冲头同步位抖动分析在信号的发射端，脉冲和脉冲之间的起始码元之间相隔65个码元，是一个固定值。该信号在被调制后，时域上的间隔还应该是一个恒定值。由于信号的中频数字化速率为18461538MHZ，基带码元的速率为5MHZ，因此相邻脉冲信号的第一个采样点之间应该相距240个采样点。考虑到多普勒效应的影响，设发射台和接受台之间有相向运动的速度I，电波在空阅的传播速度为C3109KMS，无运动时码元速率为MMHZ。则此时的码元速率为1旦当U。CC时。一。FL一旦LC公式310由于在没有多普勒效应下，脉冲的起始采样点之间间隔240个采样点。如果因为多普勒效应使得相邻脉冲之间的脉冲头同步位距离缩短1个采样点，则此时的码元速率变为M焉一詈M。互丽5”。11一IJ公式311故U丽1XC1250000J由于本设计检测的电台为车载电台，运动速度在30MS以下，远不能达NN为多普勒效应引起相邻码元间距缩短1个采样点的速度。因此在实际环境中，可以认为脉冲头同步位之间的间隔是恒定的。但是对处理的实际信号统计脉冲头同步位的抖动，发现有抖动。实际信号抖动的情况如下图所示U子科投火学坝B学位论文数字相关J同步判决算法研究搜FPGA实现图312实际信号抖动由于脉冲头同步位是依据脉冲头指示信号、脉冲幅值指示信号和单频干扰屏蔽信号得到的，因此，一定是三个粗同步信号的抖动导致了脉冲头同步位的抖动。其中，单频干扰屏蔽信号是用来屏蔽单频干扰的，不能标记脉冲头同步位的位置；脉冲幅值指示信号标记了脉冲头所在位置的一段范围，也不能提供准确的脉冲头同步位；只有脉冲头指示信号真正能够提供精确到1个采样点的分辨率，脉冲头指示信号的精确程度直接影响了脉冲头同步位的精确程度。因此是脉渖头指示信号的抖动直接造成了脉冲头同步位的抖动。由于解调信号的特殊性，系统采取了先解调出基带码流然后恢复同步的方法。系统的解调模块输出的是基带码流，不是位同步判决的结果，即每个输入中频采样信号解调模块都有个输出与之对应。因此，一个码元有多个基带码流输出。在理想状况下，一个码元宽度内的基带码流的值都相等，且等于基带码元的值。但在实际的仿真中，我们发现基带码流势不完全等于其所对应的基带码元的值。由于解调使用的是差分解调的方法，需要进行移位相乘，如图所示蔓二工互蔓二工夏三U码元交界图313差分相乘码元交叠区域在移位1点相乘的情况下，码元和码元交界的位臀处，参与相乘的采样分鄹属于两个码元，因此这种相乘会带来误差。这种误差相当于一种噪声，可以被低通滤波器部分的滤除滤除，并随着低通滤波器的频率特性的理想化而减小。这种误差是非常小的，只影响码得到码元交界的地方的基带波形，并不会影响码元中心处基带波形的值，因而也不影响判决。皇王型垫奎兰堕主堂堡丝兰垫兰塑耋璺旦生型堡笺婆竺壅丝壁垒垒窭翌同时，输入的采样信号受到噪声的干扰以后，也可能导致相应的解调基带波形出现改变，当基带波形的符号都出现错误时，相应的基带码元也就错误了。因此，可以得出一个结论在实际信号中，基带码流并不完全等于其对应的基带码元的值。由于脉冲头指示信号的获得是依赖于包括当前脉冲在内的16个脉冲的头部编码的基带码流相关得到的。如下图所示睁一J什帆叫HDF图314脉冲头同步位整形结构如果基带码流的值和对应的码元完全一致，当匹配滤波器的抽头的起始位置都和对应的脉冲头部编码的起始位置一致时，所有抽头的8个基带码流都是0，因此相关的结果出现最大值；当抽头的起始位置相对于脉冲头部编码的位置前移1个采样点的时候，送入抽头进行相关的基带码流的8个样值中第1个样值为脉冲间隔的基带码流，其取值在0、1之间均匀分布，只有第2到第8个样值是0，因此相关的结果肯定要小于抽头起始位置和脉冲头部编码起始位置对齐的隋况；同样，当抽头的起始位置相对于脉冲头部编码起始位置后移1个样值的时候，每个抽头中第1到第7个样值是0，第8个样值或者为0或者为1，所以相关的结果也小于起始位置对齐的情况。这说明在基带码流的值和对应的码元完全一致的情况下，相关峰只出现在对应的脉冲头部编码的起始位置，不会出现抖动。为了便于分析，图314放大了脉冲头部编码附近的基带波形的值，共LO点。其中脉冲头编码的基带波形为川，到M。，脉冲头部编码前一点的基带波形为P，脉冲头部编码后点的基带波形为舛。N电子科技大学硕士学位论文数字相关器同步判决算法研究及FPGA实现B苎一P，匝亚耍口R图315脉冲头部基带码流如果基带码流的值和对应的码元不完全一致，恰好在某次相关的过程中，有多个脉