选择题数字电路

1、选择题数字电路 1.在二进制计数系统中，每个变量的取值为 a.0和1 2.二进制数的权值为 b.2的幂 3.连续变化的量称为 b.模拟量 4.十进制数386的8421bcd码为 b.0011 1000 0110 5.在下列数中，不是余3bcd码的是 c.0010 6.十进制数的权值为 d.10的幂 7.负二进制数的补码等于 d.反码加1 8.算术运算的基础是 a.加法运算 9.二进制数-1011的补码是 d.10101 10.二进制数最高位有效位（msb）的含义是 a.最大权值 1.标准与-或表达式是 b.最小项相或的表达式 2.标准或-与表达式是 c.最大项相与的表达式 3.一个输入为a、b

2、的两输入端与非门,为保证输出低电平,要求输入为 d.a=1、b=1 4.要使输入为a、b的两输入或门输出低电平，要求输入为 c.a=0、b=0 5.n个变量的逻辑函数全部最大项有 c.2n次方个 6.实现逻辑函数y=ab*cd需用 b.三个与非门 1.二输入端的与门一个输入端接高电平，另一个输入信号时，则输出与输入信号的关系是 a.相同 2.ttl与非门带同类门电路的灌电流负载个数增多时，其输出的低电平 b.上升 3.要使输出的数字信号和输入的相反,应采用 c.非门 4.异或门一个输入端接高电平,另一个输入信号时,则输出与输入信号的关系是 d.反相 5.二输入端的或门一个输入端接低电平,另一个

3、输入端接入脉冲信号时,则输出与输入信号的关系是 a.相同 6.已知输入a、b和输出y的波形如图3.1所示，能实现此波形的门电路是 d.同或门 7.已知输入a、b和输出y的波形如图3.2所示，能实现此波形的门电路是 c.异或门 8.已知输入a、b和输出y的波形如图3.2所示，能实现此波形的门电路是 a.与非门 1.分析组合逻辑电路的目的是要得到 b.逻辑电路的功能 2.设计组合逻辑电路的目的是要得到 a.逻辑电路图 3.二-十进制编码器的输入编码信号应有 d.10个 4.和4位串行进位加法器相比，使用4位超前进位加法器的目的是 b.提高加法运算速度 5.将一个输入数据送到多路输出指定通道上的电路

4、是 a.数据分配器 6.从多个输入数据中选择其中一个输出的电路是 b.数据选择器 7.4线-10线译码器如输出状态只有y2=0，其余输出均为1，则它的输入状态为 c.0010 8.为使3线-8线译码器ct74ls138能正常工作，使能端stastbstc的电平应取 c.100 9.能对二进制数进行比较的电路是 a.数值比较器 10.输入n位二进制代码的二进制译码器，输出端的个数为 c.2n次方个 1.要使由与非门组成的基本rs触发器保持原状态不变，rd和sd端输入的信号应取 c.rd=sd=1 2.要使由或非门组成的基本rs触发器保持原状态不变，rd和sd端输入的信号应取 a.rd=sd=0

5、3.在下列触发器中，没有约束条件的是 d.边沿触发器 4.维持阻塞d触发器在时钟脉冲cp上升沿到来前d=1，而在cp上升沿到来以后d变为0，则触发器状态为 b.1状态 5.下降沿出发的边沿jk触发器在时钟脉冲cp下降沿到来前j=1、k=0，而在cp下降沿到来后变为j=0、k=1，则触发器状态为 b.1状态 6.边沿触发器只能用 b.边沿触发 7.下降沿触发的边沿jk触发器ct74ls112的rd=1、sd=1，且j=1、k=1时，如输入时钟脉冲的频率为110khz的方波，则q端输出脉冲的频率为 c.55khz 8.要将维持阻塞d触发器ct74ls74输出q置为低电平0时，则输入为 d.d=1，

6、rd=0、sd=1，输入cp正跃变 1.时序逻辑电路的主要组成电路是 b.触发器和组合逻辑电路 2.如果将边沿d触发器的q端和d端相连，则q端输出脉冲的频率为输入时钟脉冲cp的 a.二分频 3.一个三进制计数器和一个八进制计数器串接起来后的最大计数值为 c.23 4.由4个触发器组成的计数器，状态利用率最高的是 d.二进制计数器 5.由两个模数分别为m、n的计数器级联成的计数器，其总的模数为 c.m*n 6.利用集成计数器的同步清零功能构成n进制计数器时，写二进制代码的数是 c.n-1 7.利用集成计数器的异步置数功能构成n进制计数器时，写二进制代码的数是 b.n 8.加/减计数器的功能是 d.既能进行加法计数又能进行减法计数 9.由上升沿d触发器构成异步二进制减法计数器时，最低