采用74LS192设计的4、7进制计数器

1、采用74ls192设计的4、7进制计数器 电子设计基础 课程报告 设计题目： 学生班级： 学生学号： 学生姓名： 指导教师： 时 间： 4/7进制计数器设计 通信0902 20095972 2011. 624 西南科技大学 信息工程学院 一. 设计题目及要求 1、题目：4/7进制计数器设计：采用74ls192（40192）。 2、要求：a、数码管显示状态。 b、用开关切换两种进制。 c、计数脉冲由外部提供。 二. 题目分析与方案选择 由题目及其要求分析可知，首先要使用74ls192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷

2、开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。 通过分析74ls192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74ls192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。 三. 主要元器件介绍 在本课程设计中，主要用到了74ls192计数器、7447译码器、74ls00与非门、7408与门、74ls136异或门、74283加法器、七段数码显示器和一个单刀双掷开关

3、等元器件。 一、十进制同步可逆计数器74ls192 功能如下： 1. 异步清零。74ls192的输入端异步清零信号cr，高电平有效。仅当cr=1时，计数器输出清零，与其他控制状态无关。 2. 异步置数控制。ld非为异步置数控制端，低电平有效。当cr=0,ld非=0时，d1d2d3d4被置数,不受cp控制。 3. 加法计数器，当cr和ld非均无有效输入时，即当cr=0、ld非=1,而减数计数器输入端cpd为高电平，计数脉冲从加法计数端cpu输入时，进行加法计数；当cpd和cpu条件互换时，则进行减法计数。 4. 保持。当cr=0、ld非=1（无有效输入），且当crd=cpu=1时，计数器处于保持

4、状态。 5. 进行加计数，并在q3、q0均为1、cpu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当q3q2q1q0=0000，且cpd=0时，bo非给出一错位信号。这就是十进制的技术规律。 在设计过程中，我主要利用74ls192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。 1 74ls192功能表 74ls192引脚图 二、显示译码器 1七段数码显示器 七段式数码显示器是目前使用最广泛的一种数码显示器。这种数码显示器有分布在同一平面的七段可发光的线段组成，可用来显示数字、文字、符号。最常用的七段数码显示器有半导体数码管和液晶显示器两种。根据发

5、光二极管的连接形式不同，分为共阴极显示器和共阳极显示器（如图）。共阴极显示器将七个发光二极管的阴极连接在一起，作为公共端。在电路中，将公共端接于低电平，将某段二极管的阳极为高电平时，相应段发光。共阳极的显示方式和共阴极相反。 -2 三、7447显示译码器 七段显示器译码器把输入的bcd码，翻译成驱动七段led数码管各对应段所需的电平。七段显示译码器7447是一种与共阴极数字显示器配合使用的集成译码器。它用于对十进制数的8421bcd码进行译码，以驱动七段显示器显示十进制数字。其输入为8421bcd码，输出高电平有效，可直接驱动阴极显示器，其功能表和7448的功能表一样如图所示，表中1015六个状态一般不用。除了译码输入、输出外，7447还有三个辅助控制端，以增强器件功能。 u37126354abcdltrbibi/rbooaobocodoeofog13121110915147447n -3 四、74283加法器 每一位