微机原理与接口技术第2章__微处理器与总线

1、第2章 微处理器与总线,主要内容：,8088（8086）微处理器的工作原理、引线及结构 总线的一般概念,2.1微处理器概述,微处理器简称CPU，是计算机的核心主要包括： 运算器 控制器 寄存器组 人们常说的16位机，32位机值得是内部总线的宽度,2.2 8088/8086微处理器,主要内容： 8088CPU外部引线及功能 8088CPU的内部结构和特点 各内部寄存器的功能 8088的工作时序,概述,16位微处理器 内部数据总线均为16位，外部数据总线 8088为8位、8086内部数据总线为16位 20根地址线,可寻址内存范围 220=1MB内存空间（00000H FFFFFH） 时钟频率为5M

2、Hz 外部特性：40个引脚，+5V电源供电 最大/最小两种工作模式,6,1. 程序和指令,程序： 具有一定功能的指令的有序集合 指令： 由人向计算机发出的、能够为计算机所识别的命令。,2.2.1 8086 CPU的特点,指令的一般执行过程： 取指令指令译码读取操作数 执行指令存放结果,串行和并行方式的指令流水线：,串行工作方式： 控制器和运算器交替工作，按顺序完成 上述指令执行过程 并行工作方式： 运算器和控制器可同时工作,串行工作方式：,8088以前的CPU采用串行工作方式,取指令1,执行1,存结果1,取指令2,取操作数,执行2,CPU,BUS,忙碌,忙碌,忙碌,忙碌,并行工作方式：,808

3、8CPU采用并行工作方式,取指令2,取操作数,BIU,存结果,取指令3,取操作数,取指令4,执行1,执行2,执行3,EU,BUS,忙碌,忙碌,忙碌,忙碌,忙碌,忙碌,8088/8086 CPU的特点,采用并行流水线工作方式： 通过设置指令预取队列实现 对内存空间实行分段管理： 将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址 为什么引入分段机制？ 课本P41 支持多处理器,2.2.2 8088CPU的引线及功能,8088可工作于两种模式下，即： 最小模式和最大模式。 最小模式为单处理机模式，控制信号较少，一般可不必接总线控制器。 最大模式为多处理机模式，控制信号较多，须通过总线控制

4、器与总线相连。,最小模式下的连接示意图,8088 CPU, ,控制总线,数据总线,地址总线,地址 锁存,数据 收发,ALE,时钟发 生 器,最大模式下的连接示意图：,8088 CPU,数据总线,地址总线,地址 锁存,数据 收发,ALE,时钟发 生 器,总 线 控制器,控制总线,15,两种工作模式的选择方式,8088是工作在最小还是最大模式由MN/MX端状态决定。MN/MX=0工作于最大模式，反之工作于最小模式,8088CPU的引线及功能,引脚定义的方法可大致分为： 每个引脚只传送一种信息（RD等） 引脚电平的高低不同的信号（IO/M等） CPU工作于不同方式有不同的名称和定义（WR/LOCK

5、等） 分时复用引脚（AD7AD0 等） ； 引脚的输入和输出分别传送不同的信息（RQ/GT等）。,最小模式下主要引线：,AD7AD0：低8位地址和数据信号分时复 用。传送地址信号时为单向， 传送数据信号时为双向。 A15 A8 ：输出8位地址信号。 A19A16/S3 S6：高4位地址信号，状态分时复用。,表2-1 S3、 S4代码组合的意义,主要的控制和状态信号,WR（Write）： 写信号 RD（Read）： 读信号 IO/M（IO/Memory）：为“0”表示访问内存 为“1”表示访问接口 DEN（Data Enable）： 低电平有效时， 允许进行读/写操作 RESET：复位信号,例：

6、,当WR=1，RD=0，IO/M=0时， 表示CPU当前正在进行 操作 读存储器,ALE（Address Latch Enable）:地址锁存允许信号，在任一个总线周期的T1状态，ALE输出有效电平，表示地址/数据复用总线上输出的是地址信息，地址锁存器将ALE作为锁存信号，对地址进行锁存 DT/R(Data Transmit/Receive)：数据传输方向控制信号，高电平时CPU发送信号，低电平时接收,READY信号：由CPU访问的内存或I/O设备发出，当其为高电平时，表示内存或I/O已准备好,T,1,T,2,T,3,Twait,T,4,中断请求和响应信号,INTR（Interupt Requ

7、est）： 可屏蔽中断请求输入端 NMI（Unmasked Interrupt ）： 非屏蔽中断请求输入端 INTA （Interupt Answer） ： 中断响应输出端,总线保持信号,HOLD：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时， 通过该引脚向CPU发出请求 HLDA：总线保持响应信号输出端。CPU对 HOLD信号的响应信号,2.2.3 8088CPU的功能结构,1. 8088内部结构 由两部分组成： 执行单元（EU） 总线接口单元（BIU）,执行单元（EU）,功能 指令的执行 从指令队列中取指令代码 译码 在ALU中完成数据的运算 运算结果 的特征保存在标志寄

8、存器FLAGS中。,执行单元包括,运算器（ALU） 8个通用寄存器 1个标志寄存器 EU部分控制电路,总线接口单元（BIU）,功能： 从内存中取指令到指令预取队列 负责与内存或输入/输出接口之间的数据传送 在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。,总线接口单元包括,段寄存器 指令指针寄存器 指令队列 地址加法器 总线控制逻辑,总线接口部件和执行部件的协调管理,1)当指令队列中有2字节空闲时，总线接口部件就自动将指令从内存中预取到指令队列中。 2)每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。EU要花几个时钟周期

9、执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。,3)当指令队列已满，EU又没有申请总线时，则总线空闲。 4)遇到转移、调用及返回指令时，原先预取到指令队列中的指令已不再有用，BIU就自动清除指令队列中已有内容，从转移、调用或返回的新地址开始，重新从内存中预读取指令并填充指令队列。,结论,指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而 提高了CPU的效率 降低了对存储器存取速度的要求,8088的指令执行过程,8088的内部寄存器,含14个16位寄存器，按功能

10、可分为三类 8个通用寄存器 4个段寄存器 2个控制寄存器,深入理解：每个寄存器中数据的含义,通用寄存器,数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）,数据寄存器,8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即： AX AH，AL BX BH，BL CX CH，CL DX DH，DL,数据寄存器特有的习惯用法,AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于AX中 BX：基址寄存器。在间接寻址中用于存放基地址； CX：计数寄存器。用于在循环或串操作指令 中存放计数值 DX：数据寄存器。在间接寻址的I/O指

11、令中存放 I/O端口地址；在32位乘除法运算时，存放 高16位数,地址指针寄存器,SP：堆栈指针寄存器，其内容为栈顶的 偏移地址 BP：基址指针寄存器，常用于在访问内 存时存放内存单元的偏移地址,BX与BP在应用上的区别,作为通用寄存器，二者均可用于存放数据 作为基址寄存器 BX表示所寻找的数据在数据段； BP则表示数据在堆栈段,变址寄存器,SI：源变址寄存器 DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。,段寄存器,用于存放相应逻辑段的段基地址 CS：代码段寄存器。代码段存放指令代码 DS

12、：数据段寄存器 ES：附加段寄存器 SS：堆栈段寄存器：指示堆栈区域的位置,存放操作数,控制寄存器,IP：指令指针寄存器，其内容为下一条 要执行指令的偏移地址 FLAGS：标志寄存器，存放运算结果的 特征 6个状态标志位（CF，SF，AF，PF，OF，ZF） 用于寄存程序运行的状态信息。不应人为设置 3个控制标志位（IF，TF，DF） 用于控制机器或程序的某些运行过程。人为设置,例 8位二进制加法如下，给出各状态标 志位的值,1 0 1 1 0 1 0 1 被加数8位 + 1 0 0 0 1 1 1 1 加数8位 进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和8位,最高位

13、D7位产生进位: CF = 1 D3位产生进位: AF = 1 相加的结果为44H, 不为0: ZF = 0 结果的最高位为0: SF = 0 两负数相加结果为正，溢出: OF = 1 结果中有2个1，偶数个1: PF = 1,2.2.4 8088的存储器组织,存储器的基本单位是二进制位，每8位组成一个字节，2个字节组成一个字。 存储器中以字节为单位进行编址，即每个存储单元是一个字节，对每个单元分配一个编号，这就形成了存储单元的物理地址。 物理地址从0开始编号，顺序加1,8086可用20根地址线寻址1M的内存单元， 00000HFFFFFH 但8088内部所有的寄存器都是16位的， 0000H

14、FFFFH (64K) ？ 办法：引入分段机制,1MB的存储器空间划分为任意的一些存储段，每一个存储段又分成许多存储单元。一个存储段是存储器中可独立寻址的一个逻辑单位，也称逻辑段。 每段的起始地址后四位均为零，且最大不超过64K，段与段之间可以重叠、相连或分开,注意： 段最大不超过216=64K，最小任意 段不能起始于任意地址，而必须起始于一个小段的首地址 小段：机器规定从0地址开始没16B构成一个小段 00000，00001，00002，0000E，0000F； 00010，00011，00012，0001E，0001F； 00020，00021，00022，0002E，0002F； 第一列

15、就是小段首地址，特征：16进制表示的地址中最后一位是0，即形如XXXX0H的形式。,物理地址与逻辑地址,物理地址:规定了1M字节存储体中某个具体单元的地址，它是00000H至FFFFFH之间的某个地址值。每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。 CPU访问存储器时，必须先确定所要访问的存储单元的物理地址才能取出（或存入）该单元中的内容。 逻辑地址:程序中使用的地址，包括段基址和偏移量。,段基地址：每个逻辑段起始地址，每个段的起始地址必须是能被16整除的那些地址，即20位的起始地址的低四位应当是0000。用20位地址的高16位表示段的基址。 偏移地址：相对段基地址的偏移量，

16、无符号数，也称有效地址EA，是在段基址上的附加值 。,20位物理地址的形成,在BIU的地址加法器中形成20位的物理地址.,地址加法器的工作原理 可表示为： 物理地址PA = 段地址 偏移地址 = ( 段寄存器 ) 16 + 偏移地址 = ( 段寄存器 ) 10H + 偏移地址 即段寄存器的内容左移4位，加上偏移地址,物理地址的计算公式： 物理地址 = 段地址 16 + 偏移地址 * 每个存储单元只有唯一的物理地址。 但可由不同的段地址和不同的偏移地址组成。,段基地址 =6000H 段首地址 偏移地址 物理地址,代码段,60009H,00H,12H,60000H,0009H,例：,已知CS=10

17、55H， DS=250AH ES=2EF0H SS=8FF0H 某操作数偏移地址=0204H 画出各段在内存中的分布、 段首地址及操作数的物理地址,10550H,250A0H,2EF00H,8FF00H,CS,DS,ES,SS,例题解答,设操作数在数据段，则操作数的物理地址为： 250AH 16+0204H = 252A4H,例：某内存单元的段地址由DS、偏移地址由BX给出。 若( DS) = 2000H, ( BX) = 1000H，计算其物理地址。,PA = ( DS ) 10H + ( BX ) = 2000H 10H + 1000H = 21000H,物理地址信号在地址总线上传送：地址

18、21000H = 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 B,用( )表示内存单元的内容： ( 21000H ) = 0FH ( 2000：1000H ) = 0FH ( DS：BX ) = 0FH,指令的地址固定由CS和IP两个寄存器决定。(代码段寄存器和指令指针寄存器),例 开机或RESET复位后，( CS ) = FFFFH，( IP ) = 0 故8086/8088执行的第一条指令所在内存的地址为： PA = ( CS ) 10H + ( IP ) = FFFF H 10H + 0 = FFFF0H,四个段寄存器： CS: 代码段寄存器 DS：数

19、据段寄存器 SS：堆栈段寄存器 ES：附加段寄存器 一个程序最多包含以上 4类段，每类段可以有一个或多个。,逻辑地址来源,堆栈及堆栈段的使用,堆栈：内存中一个特殊区域，用于存放暂时不用或需要保护的数据 常用于响应中断或子程序调用,例：,若已知（SS）=1000H （SP）=2000H 则堆栈段的段首地址 = ？ 栈顶地址=？ 若该段最后一个单元 地址为10100H，则栈底=？,段首,栈底,栈顶,堆 栈 区,8086系统内存地址的一些专用区域, 0000003FFH 1KB 空间用于存放中断向量表，可存放256个中断服务程序的入口地址，每个地址占4字节。 B0000B0FFFH 4KB 为单色显

20、示器显示缓冲区 ，存放屏幕当前显示字符的ASCII码。 B8000BBFFFH 16KB 为彩色显示器显示缓冲区，存放屏幕当前像素代码。 FFFF0H 启动地址。一般用来存放一条无条件转移指令，转到系统初始化程序。,2.2.5 CPU的工作时序,时序：CPU各引脚信号在时间上的关系时序有两种：时钟周期和总线周期 时钟周期：时钟脉冲持续时间 总线周期：CPU完成一次访问内存（或 接口）操作所需要的时间。 一个总线周期至少包括4个 时钟周期 指令周期：执行一条指令的时间,典型的总线周期时序,T1状态 - CPU向多路复用总线上发送地址信息，指出要寻址的内存单元地址或I/O端口地址。 T2状态 ：

21、- CPU从总线上撤消地址，使总线低16位呈现高阻状态，为数据传输作准备。 T3状态 ： - 总线低16位上出现CPU要写出的数据或准备读入的数据。 T4状态 ： - 总线周期结束，若为总线读周期则在T4前沿将数据读入CPU。,各种周期的动态演示,最小模式下的总线读周期,1. T1 状态: 在T1状态，地址锁存允许信号ALE有效，输出一个正脉冲。在其下降时，将地址锁入8282地址锁存器。 2. T2状态： 在T2状态，地址信号消失，地址/数据复用总线进入高阻状态，为总线读操作作准备。 3. T3状态： 在T3状态内存或I/O端口将数据送上数据总线。 4. T4状态： 在T4前沿CPU将数据读入

22、，总线周期完成。,图2-21 8088 最小模式下的读周期时序,最小模式下的总线写周期,1. T1 状态: T1 状态的操作与总线读相同，即M/IO应在T1前沿之前有效。 2. T2状态： A19/S6A16/S3引脚输出状态信息S6S3，AD15AD0复用总线上输出要写出的数据，并一直保持到T4中部。 3. T3状态及Tw： 在T3状态中，T2状态有效的信号继保持有效，继续向外部写数据。 4. T4状态： 总线写状态结束，所有控制信号变为无效状态，所有三态总线变为高阻态。,73,2.3 80286 、80386及80486微处理器,Intel 80286是Intel 公司1982年推出的产品

23、。80286内部和外部数据总线都是16位，地址总线为24位，可寻址224字节即16MB内存。80286片内具有存储器管理和保护机构，它有实模式和保护模式两种工作方式。与8086微处理器相比，主要特点如下： 80286与8086在目标代码级完全保持了向上的兼容性。 80286由地址单元、总线单元、指令单元和执行单元EU等4个单元组成。 80286片内具有存储器管理部件和保护机构。 80286片内的存储器管理部件MMU首次实现了虚拟存储器管理功能。,74,80386 是Intel公司1985年推出的一种高性能32位微处理器，内部和外部数据总线都是32位的，地址总线为32位，可寻址4GB。其主要特点

24、如下： 80386内部结构由总线接口单元、指令预取部件、指令译码部件、执行部件、分段部件和分页部件6个逻辑功能部件组成。 80386可以按实模式、保护模式以及虚拟8086三种模式对存储器进行访问。实模式下，80386的操作像一个极快的8086。保护模式与80286相类似，但是80386的存储器管理部件MMU有分段部件和分页部件组成，实现了存储器的段页式管理，这是80386的又一新特点。在80386中，虚拟存储空间大小可达64TB。在保护虚拟8086模式下，每个任务都用8086的语义运行，从而可以运行8086的各种软件 。,75,80486微处理器属于第二代32位微处理器，在相同工作频率下，其处

25、理速度比80386提高了24倍。其主要特点如下： 沿袭80386体系结构。 为了提高指令的译码速度，对于基本指令由以前80386采用的微代码控制改变为硬件逻辑直接控制。 内含8KB的高速缓冲存储器，可高速存取指令和数据。 内含与片外80387功能完全兼容且功能又有扩充的片内80387协处理器。 增加了面向多处理机的机构，支持多处理机系统。,76,2.4 Pentium微处理器简介,Intel 公司对80 x86系列微处理器的性能不断地创新与 改造，1993年推出新一代名为Pentium的微处理器。后又相继推出Pentium、Pentium和Pentium微处理器。其主要特点如下： 超标量设计

26、。 独立的指令Cache和数据Cache。 重新设计浮点单元。 动态分支预测。 Pentium微处理器除了实模式、保护模式和虚拟8086方式外，还增加了一种系统管理方式。,77,Pentium微处理器,首次实现Intel NetBurst微体系结构，允许处理器运行在极高时钟频率 超常流水线技术，流水深度到20级 流式SIMD（单指令多数据）扩展2（SSE2）技术，增加了多媒体指令,78,微体系结构,微体系结构是从Pentium Pro处理器开始引入到IA-32处理器的，通常称为P6微体系结构 三路超标量流水 支持乱序执行 ， P6微体系结构的核心 乱序执行是指CPU允许将多条指令不按程序规定的

27、顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。,79,NetBurst体系架构,Pentium III的时候英特尔遭遇了有史以来的第一次挫折，突破1GHz的头衔被AMD的Athlon处理器提前数个小时夺去，因此英特尔决定把P6架构的发展暂时冻结，转向激进的超长流水线架构P68，也就是Pentium 4，英特尔为这个流水线

28、工位多达20级的架构起了一个当时非常时髦的名字NetBurst。 采用超长流水线的目的是为了在同样的工艺下获得更快的时钟频率，然而流水线越长，对于采用乱序+猜测执行的处理器来说，预测失败的成本就越高，此外，流水线大幅度增长同时也带来了耗电、管芯成本显著提高，特别是耗电问题 。,80,酷睿 core（65nm）,“酷睿”是一款领先节能的新型微架构，设计的出发点是提供卓然出众的性能和能效，提高每瓦特性能，也就是所谓的能效比。 早期的酷睿是基于笔记本处理器的。酷睿2：英文Core 2 Duo，是英特尔推出的新一代基于Core微架构的产品体系统称。于2006年7月27日发布。 酷睿2，是一个跨平台的构

29、架体系，包括服务器版、桌面版、移动版三大领域。,2.3 系统总线（了解）,主要内容： 总线的基本概念和分类 总线的工作方式 常用系统总线标准,一、概述,总线： 是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道,总线分类,前端总线：cpu引脚引出来与主 存，I/O口等连接 系统总线：主机与外围的通信通 道，连接主板与插槽 外设总线：外设的接口,按传送信息的种类,按层次 结构,地址总线（AB） 数据总线（DB） 控制总线（CB）,二、总线结构,单总线结构（课本图1-5）,CPU,M,M,I/O,I/O,I/O,多总线结构,面向CPU的双总线结构 面向主存

30、的双总线结构,双总线结构 多总线结构,面向CPU的双总线结构,存储器与I/O接口间无直接通道,CPU,M,I/O,I/O,I/O,面向存储器的双总线结构,在单总线结构基础上增加一条CPU到存储器的高速总线,CPU,M,I/O,I/O,I/O,总线的主要性能指标,总线带宽（B/S）：单位时间内总线上可传送 的数据量 总线位宽（bit）：能同时传送的数据位数 总线的工作频率（MHz） 总线带宽= （位宽/8）（工作频率/每个存取周期的时钟数）,89,外频：每个计算机的主板上均有一个按固定频率产生时钟信号的装置，称为主时钟CLK，是为CPU提供的基准时钟频率。也叫做系统总线频率。 主频： CPU内核

31、运行时的时钟频率，主频的高低直接影响CPU的运算速度。 倍频：倍频技术可使CPU的内核实际运行频率比外频提高数倍。微处理器的主频与外频之间的相对比例系数称为倍频系数， （一般情况下，CPU的倍频都是被锁住的） 主频=系统总线频率倍频系数 通过提高外频或倍频系数，可以使微处理器工作在比标称主频更高的时钟频率上，这就是所谓的超频。,90,前端总线(FSB)频率： 前端总线负责将CPU连接到主内存 前端总线(FSB)频率则直接影响CPU与内存数据交换速度，前端总线频率越高，代表着CPU与内存之间的数据传输量越大，更能充分发挥出CPU的功能。 外频与前端总线频率的区别：前端总线的速度指的是数据传输的速

32、度，外频是CPU与主板之间同步运行的速度。大多数时候前端速度都大于CPU外频，且成倍数关系,三、常用系统总线,系统总线与I/O接口的连接时通过总线插座实现的，为使不同厂家生产的I/O接口板卡都可以连入系统正常工作，必须制定相应的总线标准 ISA（8/16位） PCI（32/64位） AGP（加速图形端口，用于提高图形处 理能力）,92,94,虚拟存储器技术是一种通过硬件和软件的综合来扩大用户可用存储空间的技术。它是在内存和之间增加一定的硬件和软件支持，使两者形成一个有机整体，使编程人员在写程序时不用考虑计算机的实际内存容量，可以写出比实际配置的物理存储器容量大很多的程序。程序预先放在外存储器中，在操作系统的统一管理和调度下，按某种置换算法依次调入内存储器被CPU执行。这样，从CPU看到的是一个速度接近内存却具有外存容量的假想存储器，这个假想存储器就叫虚拟存储器。 在采用虚拟存储器的计算机系统中，存在着虚地址空间(或逻辑地址空间)和实地址空间（或物理地址空间)两个地址不同的空间。虚地址空间是程序可用的空间，而实地址空间是CPU可访问的内存空间。后者容量由CPU地址总线宽度决定，而前者则由CPU内部结构决定。,退 出,95,所谓微代码控制技术，就是将原来由硬件电路控制的指令