EDA技术教程最新版第1章概述

1、EDA技术及应用教学目的：了解一类器件，掌握一种语言，熟悉一种设计工具。课时安排：72课时（课堂教学54课时，实验18课时）教材：EDA技术实用教程VHDL版（第五版）潘松黄继业编著黄旭第1章 概述1.1 EDA技术概述1.2 硬件描述语言简介1.3 基于HDL的自顶向下的设计方法1.4 EDA设计流程1.5 常用EDA工具1.6 IP核 本章小结第1章 概述1.1 EDA技术概述一、EDA技术及其发展二、 EDA技术实现目标及主要内容三、 EDA技术的优势四、 EDA技术的发展趋势 五、 EDA技术的应用一、EDA技术及其发展第1章 概述1、EDA技术的含

2、义EDA是Electronic Design Automation (电子设计自 动化)的缩写 。以大规模可编程逻辑器件为设计载体， 以硬件描述语言为系统逻辑描述的主要表达方式，以 计算机、大规模可编程器件的开发软件及实验开发系 统为设计工具，自动完成用软件方式描述的电子系统 到硬件的逻辑编译、逻辑简化、逻辑分割、逻辑综合 及优化、布局布线、逻辑仿真、直至完成对于特定目 标芯片的适配编译、逻辑映射、编程下载等工作，最 终形成集成电子系统或专用集成芯片的一门多学科融 合的新技术。一、EDA技术及其发展第1章 概述2、EDA技术的优点、采用自顶向下的设计方法。、采用系统仿真。、多种设计描述方式。、

3、高度集成化EDA开发系统。、PLD在系统（在线）编程（ISP）能力。、可实现单片系统集成（SOC），减小产品体积、重量、降低综合成本。、提高产品可靠性。、降低电子产品功耗。、提高电子产品的工作速度。一、EDA技术及其发展第1章 概述3、EDA技术的发展EDA技术伴随着计算机、集成电路和电子系统设 计的发展，经历了计算机辅助设计(Computer Assist Design，CAD)、计算机辅助工程设计(Computer Assist Engineering Design，CAED)和电子设计自动化(Electronic Design Automation，EDA)三个发展阶段。 20世纪70年

4、代的计算机辅助设计(CAD)阶段 20世纪80年代的计算机辅助工程设计(CAED)阶段 20世纪90年代电子系统设计自动化(EDA)阶段一、EDA技术及其发展第1章 概述3、EDA技术的发展 21世纪以后电子设计成果以自主知识产权（IP）的方式得以明确表 达和确认成为可能。在仿真验证和设计两方面都支持标准HDL的功能强大的EDA软件不断推出。电子技术全方位进入EDA时代。EDA使得电子技术领域各学科的界限更加模糊，更加互 为包容。更大规模的FPGA/CPLD器件不断推出。二、EDA技术实现目标及主要内容第1章 概述1、实现目标完成专用集成电路ASIC或印制电路板PCB的设计和实现。二、EDA技

5、术实现目标及主要内容第1章 概述1、实现目标作为EDA技术最终实现目标的ASIC，通过三种途径来完成：. 超大规模可编程逻辑器件. 半定制或全定制ASIC. 混合ASIC二、EDA技术实现目标及主要内容第1章 概述1、实现目标. 可编程逻辑器件FPGA/CPLDFPGA/CPLD的特点是高集成度、高速和高可靠；时钟延 迟可达纳秒级；采用并行工作方式。它直接面向用户，具有 极大的灵活性和通用型，使用方便，硬件测试和实现快捷。 在超高速应用领域和实时测控方面有非常广阔的应用前景。 FPGA/CPLD的优势是开发周期短，投资风险小，产品上 市速度快，市场适应能力强和硬件升级回旋余地大，而且当产品定型

6、和产量扩大后，可将在生产中达到充分检验的VHDL设计迅速实现ASIC投产。二、EDA技术实现目标及主要内容第1章 概述1、实现目标. 半定制或全定制ASIC门阵列ASIC标准单元ASIC全定制芯片. 混合ASIC二、EDA技术实现目标及主要内容第1章 概述2、主要内容EDA技术涉及面广，内容丰富，从教学和实用的 角度看，主要应掌握如下四个方面的内容： 大规 模可编程逻辑器件； 软件开发工具； 硬件描述 语言； 实验开发系统。其中，大规模可编程逻辑器件是利用EDA技术进 行电子系统设计的载体，硬件描述语言是利用EDA技 术进行电子系统设计的主要表达手段，软件开发工具 是利用EDA技术进行电子系统

7、设计的智能化的自动化 设计工具，实验开发系统则是利用EDA技术进行电子 系统设计的下载工具及硬件验证工具。 二、EDA技术实现目标及主要内容第1章 概述2、主要内容o实现载体：大规模可编程逻辑器件（PLD Programmable Logic Device)o描述方式：硬件描述语言 HDL（VHDL，VerilogHDL)o设计工具：开发软件，开发系统o硬件验证：实验开发系统三、EDA技术的优势第1章 概述可以在电子设计的各个阶段、各个层次进行计算机模拟验 证；大大降低设计成本，缩短设计周期。有各类库的支持， 某些HDL语言也是文档型的语言(如VHDL)；日益强大的逻辑设计仿真测试技术；设计者

8、拥有完全的自主权，再无受制于人之虞； 良好的可移植与可测试性，为系统开发提供了可靠的保证； 能将所有设计环节纳入统一的自顶向下的设计方案中； 在整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟，在系统板设计结束后仍可利用计算机对硬件系统进行完整全面的测试。四、EDA技术的发展趋势第1章 概述系统集成芯片成为IC设计的发展方向，这一发展趋势表现在如下几个方面:1. 超大规模集成电路的集成度和工艺水平不断提高，深亚 微米(Deep-Submicron)工艺，如0.18m，0.13m已经走向成熟， 在一个芯片上完成的系统级的集成已成为可能。2. 由于工艺线

9、宽的不断减小，在半导体材料上的许多寄生 效应已经不能简单地被忽略，这就对EDA工具提出更高要求， 同时使得IC生产线的投资更为巨大，这一变化使得可编程逻 辑器件PLD进入传统的ASIC市场。四、EDA技术的发展趋势第1章 概述3. 市场对电子产品提出了更高的要求，如必须降低电子系统的成本，减小系统的体积等，从而对系统的集成度不 断提出更高的要求。同时，设计速度成为产品能否成功 的关键，这促使EDA工具和IP核的应用更为广泛。4. 高性能的EDA工具得到长足的发展，其自动化和智能化 程度不断提高，为嵌入式系统设计提供了功能强大的开 发环境。5. 计算机硬件平台性能大幅度提高，为复杂的SoC设计提

10、 供了物理基础。五、EDA技术的应用第1章 概述1. 将广泛应用于高校电类专业的实践教学工作中各种数字集成电路芯片，用VHDL语言可以进 行方便的描述，经过生成元件后可作为一个标准 元件进行调用。同时，借助于VHDL开发设计平台， 可以进行系统的功能仿真和时序仿真，借助于实 验开发系统可以进行硬件功能验证等，因而可大 大地简化数字电子技术的实验，并可根据学生的 设计不受限制地开展各种实验。五、EDA技术的应用第1章 概述1. 将广泛应用于高校电类专业的实践教学工作中对于电子技术课程设计，特别是关于数字系统的 课题，在EDA实验室不需添加任何新的东西，即可设 计出各种比较复杂的数字系统，并且借助

11、于实验开发 系统可以方便地进行硬件验证，如设计频率计、交通 控制灯、秒表等。自1997年全国第三届电子设计竞赛采用FPGA/CPLD 器件以来，FPGA/CPLD已得到了越来越多选手的利用， 并且有些给定的课题如果不借助于FPGA/CPLD器件可 能根本无法实现。因此EDA技术将成为各种电子技术 设计竞赛选手必须掌握的基本技能与制胜的法宝。五、EDA技术的应用第1章 概述2. 将广泛应用于科研和新产品的开发中由于可编程逻辑器件性能价格比的不断提高， 开发软件功能的不断完善，EDA技术设计电子系统 具有用软件的方式设计硬件；设计过程中可用有关 软件进行各种仿真；系统可现场编程，在线升级； 整个系

12、统可集成在一个芯片上等特点的利用，使其 将广泛应用于科研工作和新产品的开发工作中。五、EDA技术的应用第1章 概述3. 将广泛应用于专用集成电路的开发可编程器件制造厂家可按照一定的规格以通用 器件大量生产，用户可按通用器件从市场上选购， 然后按自己的要求通过编程实现专用集成电路的功 能。因此，对于集成电路制造技术与世界先进的集 成电路制造技术尚有一定差距的我国，开发具有自 主知识产权的专用集成电路，已成为相关专业人员 的重要任务。五、EDA技术的应用第1章 概述4. 将广泛应用于传统机电设备的升级换代和技术改造传统机电设备的电气控制系统，如果利用EDA 技术进行重新设计或进行技术改造，不但设计

13、周期 短、设计成本低，而且将提高产品或设备的性能， 缩小产品体积，提高产品的技术含量，提高产品的 附加值。第1章 概述1.2 硬件描述语言简介硬件描述语言HDL是EDA技术的重要组成部分，目前 常用的HDL主要有：VHDLVerilog HDLSystem CSystem Verilog其中，VHDL、Verilog HDL使用最多，几乎所有主流 EDA工具都支持。System C和System Verilog还处于完善中， 主要加强了系统验证方面的功能。一、VHDL简介第1章 概述硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语言。VHDLVery-High-S

14、peed Integrated Circuit HardwareDescription Language，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描 述语言，IEEE公布了VHDL的标准版本，IEEE-1076 (简称87 版)。 1993年，IEEE对VHDL进行了修订，从更高的抽象层 次和系统描述能力上扩展VHDL的内容，公布了新版本的 VHDL，即IEEE标准的1076-1993版本，（简称93版）。一、VHDL简介第1章 概述VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式 和描述风格与句法十

15、分类似于一般的计算机高级语言。VHDL语言具有很强的电路描述和建模能力，能从多个层 次对数字系统进行建模和描述，从而大大简化了硬件设 计任务，提高了设计效率和可靠性； VHDL语言具有与具 体硬件电路无关和与设计平台无关的特性； VHDL语言具 有良好的电路行为描述和系统描述的能力 。用VHDL进行电子系统设计的一个很大的优点是设计者可 以专心致力于其功能的实现，而不需要对不影响功能的 与工艺有关的因素花费过多的时间和精力。一、VHDL简介第1章 概述VHDL特点（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了它成为系统设计领域最佳的硬件描述 语言。（2）VHDL丰富

16、的仿真语句和库函数，使得在任何大系统的 设计早期就能查验设计系统的功能可行性，随时可对设计 进行仿真模拟。（3）VHDL语句的行为描述能力和程序结构决定了它具有支 持大规模设计的分解和已有设计的再利用功能。一、VHDL简介第1章 概述VHDL特点（4）对于用VHDL完成的一个确定的设计，可以利用EDA工 具进行逻辑综合和优化，并自动的把VHDL描述设计转变 成门级网表。（5）VHDL对设计的描述具有相对独立性，设计者可以不 懂硬件的结构，也不必管最终设计实现的目标器件是什么， 而进行独立的设计。（6） VHDL具有类属描述语句和子程序调用等功能，对已 完成的设计，在不改变源程序的条件下，只需改

17、变端口类 属参量或函数，就能改变设计的规模和结构。二、VHDL与Verilog语言的比较第1章 概述常用硬件描述语言有VHDL、Verilog语言。VHDL起源于美国国防部的VHSIC，Verilog起源于集成电路 的设计。下面从使用方面将2者进行对比。(1) 逻辑描述层次：一般的硬件描述语言可以在三 个层次上进行电路描述，其层次由高到低依次可分 为行为级、RTL级和门电路级。VHDL语言是一种高 级描述语言，适用于行为级和RTL级的描述，最适 于描述电路的行为；Verilog语言是一种较低级的描 述语言，适用于RTL级和门电路级的描述，最适于 描述门级电路。二、VHDL与Verilog语言的

18、比较第1章 概述(2) 设计要求：VHDL进行电子系统设计时可以不了解电路的结构细节，设计者所做的工作较少；Verilog语 言进行电子系统设计时需了解电路的结构细节，设 计者需做大量的工作。(3) 综合过程：任何一种语言源程序，最终都要转换 成门电路级才能被布线器或适配器所接受。因此， VHDL语言源程序的综合通常要经过行为级RTL级 门电路级的转化，VHDL几乎不能直接控制门电路的 生成。而Verilog语言源程序的综合过程要稍简单，即 经过RTL级门电路级的转化，易于控制电路资源。二、VHDL与Verilog语言的比较第1章 概述(4) 对综合器的要求：VHDL描述语言层次较高，不易控制

19、底层电路，因而对综合器的性能要求较 高，Verilog对综合器的性能要求较低。(5) 支持的EDA工具：支持VHDL和Verilog的EDA工 具很多，几乎所有主流EDA工具均支持。(6) 国际化程度：VHDL和Verilog已成为IEEE标准。三、关于VHDL的学习第1章 概述1、学习VHDL需要了解较多的数字逻辑方面的硬件电路知识，包括目标芯片基本结构方面的知识。2、VHDL采用多进程并行工作方式，进程之间通过信号传 递信息。这要求系统设计人员要以多维并发的思路来完成 VHDL的程序设计。3、一项成功的VHDL工程设计，除了满足功能要求、速度 要求和可靠性要求等项指标外，还必须占用尽可能少

20、的硬 件资源。在实践过程中，需不断提高通过驾御软件语句来 控制硬件构成的能力。三、关于VHDL的学习第1章 概述4、VHDL的语言描述只是综合器赖以构成硬件结构的一种依据，但进程语句结构中的顺序语句的执行方式决非是按 时钟节拍运行的。其中的每一条语句的执行时间几乎是0（但该语句的运行时间却不一定为0）。在此，语句的运 行和执行具有不同的概念，执行是指启动一条语句，允许 它运行一次，而运行就是指该语句完成其设定的功能。第1章 概述1.3 基于HDL的自顶向下的设计方法一、传统的电路设计方法二、 基于HDL的电路设计方法三、 传统设计方法与EDA设计方法的区别一、传统的电路设计方法第1章 概述o传

21、统的电路设计方法：自底向上的设计方法。即首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，最后形成系统 。o传统电路设计方法的缺点：nA、设计依赖于手工和经验nB、设计依赖于现有的通用元器件nC、设计在后期的仿真与调试nD、自底向上的设计思想的局限。只有在设计出样机或 生产出芯片后才能进行实测。nE、设计实现周期长，灵活性差，耗时耗力，效率低下。一、传统的电路设计方法第1章 概述系统测试与性能分析系统设计完成，或系统中 的某一模块设计完成电路板设计完整系统构成 固定功能器件硬件系统测试与调试自 底 向软件设计与调试。上SOFTWEAR DEBUGERRING的设 计根据

22、方案和系统指标选购硬件，并设流计电路板，即硬件系统设计程方案论证，与算法确定二、基于HDL的电路设计方法第1章 概述o基于EDA技术的电路设计方法：自顶向下的设计方法。自顶向下是指将数字系统的整体逐步分解为 各个子系统和模块，若子系统的规模较大，则还 需将子系统进一步分解为小的子系统和模块，层 层分解，直至整个系统中各个子系统的关系合理， 并便于工作于逻辑电路的设计和实现为止。自顶向下设计中可逐层描述，逐层仿真，保 证满足系统指标。二、基于HDL的电路设计方法第1章 概述系统规格设计功能级描述、仿真模块划分、仿真逻辑综合、优化、布局、布线时序仿真、时序检查输出门级网表硬件测试二、基于HDL的电

23、路设计方法第1章 概述二、基于HDL的电路设计方法第1章 概述o自顶向下设计方法的优越性：1、由于顶层的功能描述可以完全独立于目标器件的结构，在 设计的最初阶段，设计人员可不受芯片结构的约束，集中 精力对产品进行最适应市场需求的设计，从而避免了传统 设计方法中的再设计风险，缩短了产品的上市周期。2、 设计成果的再利用得到保证。单片机系统的设计成果难以 得到再利用。现代的电子应用系统以及电子产品的开发与 生产正向模块化发展，或者说向软硬核组合的方向发展。 对于以往成功的设计成果稍作修改、组合就能投入再利用， 从而产生全新的或派生的设计模块，同时还可以以一种IP 核的方式进行存档 。二、基于HDL

24、的电路设计方法第1章 概述o自顶向下设计方法的优越性：3、 由于采用的是结构化开发手段，一旦主系统基本功能结 构得到确认，即可实现多人多任务的并行工作方式，使 系统的设计规模和效率大幅度提高。4、 在选择实现系统的目标器件的类型、规模、硬件结构等 方面具有更大的自由度。二、基于HDL的电路设计方法第1章 概述基于现代EDA 技术的自顶向下设计方法有两个重要的阶段：即行为仿真测试阶段和面向实现的综 合阶段。在前一阶段里，在整个系统设计的行为级仿真 评估中，大量使用现成的，以硬件描述语言表达的 器件模型和测试模型；而在最终实现硬件系统的综 合过程的阶段中，也同样大量使用现成的，以硬件 描述语言表达

25、的功能模块，即IP Core 。三、两种电路设计方法的区别第1章 概述1、设计方法不同：传统是自下而上的方法（Down-Top)，EDA是自上而下的设计方法（Top-Down)。2、传统设计基于电路板；EDA技术是基于芯片的设 计方法。3、描述方式不同：传统采用电路图为主，EDA以硬 件描述语言为主。4、设计手段不同：传统以手工设计为主，EDA设计 为自动设计。 结论：EDA技术极大地降低硬件电路的设计难度，提高设计效率，是电子系统设计方法的质的飞跃！第1章 概述1.4EDA设计流程1.4EDA设计流程第1章 概述原理图/VHDL文本编辑FPGA/CPLD器件和电路系统1、isp方式下载2、J

26、TAG方式下载3、针对SRAM结构的配置4、OTP器件编程综合逻辑综合器FPGA/CPLD适配结构综合器FPGA/CPLD编程下载功能仿真时序与功能 门级仿真1、功能仿真2、时序仿真应用于FPGA/CPLD的EDA开发流程1.4EDA设计流程第1章 概述一、设计输入(原理图HDL文本编辑)1. 图形输入 原理图输入 图形输入 状态图输入 波形图输入 1.4EDA设计流程第1章 概述一、设计输入(原理图HDL文本编辑)2. HDL文本输入 这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行 编辑输入。可以

27、说，应用HDL的文本输入方法克服了上述原 理图输入法存在的所有弊端，为EDA技术的应用和 发展打开了一个广阔的天地。1.4EDA设计流程第1章 概述二、综合整个综合过程就是将设计者在EDA平台上编辑输入的 HDL文本、原理图或状态图形描述，依据给定的硬件结构组 件和约束控制条件进行编译、优化、转换和综合，最终获得 门级电路甚至更底层的电路描述网表文件。由此可见，综合 器工作前，必须给定最后实现的硬件结构参数，它的功能就 是将软件描述与给定的硬件结构用某种网表文件的方式对应 起来，成为相互的映射关系。自然语言综合逻辑综合行为综合版图综合或结构综合1.4EDA设计流程二、综合第1章 概述1.4ED

28、A设计流程二、综合第1章 概述1.4EDA设计流程第1章 概述三、适配适配器也称结构综合器，它的功能是将由综合器产生的 网表文件配置于指定的目标器件中，使之产生最终的下载文 件，如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对 某一具体的目标器件进行逻辑映射操作，其中包括底层器件 配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成 后可以利用适配所产生的仿真文件作精确的时序仿真，同时 产生可用于编程的文件。1.4EDA设计流程第1章 概述四、时序仿真和功能仿真时序仿真就是接近真

29、实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 功能仿真 是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。1.4EDA设计流程第1章 概述五、编程下载通常，将对CPLD的下载称为编程(Program)，对FPGA中的 SRAM进行直接下载的方式称为配置(Configure)，但对于反熔 丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下 载仍称为编程。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原 理。通常的分类方法是：1

30、、将以乘积项结构方式构成逻辑行为的器件称为CPLD，如 Lattice 的 ispLSI 系列 、 Xilinx 的 XC9500 系列 、 Altera 的 MAX7000S系列和Lattice(原Vantis)的Mach系列等。2、将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。1.4EDA设计流程第1章 概述六、硬件测试最后是将含有载入了设计的FPGA或CPLD 的硬件系统进行统一测试，以便最终验证设 计项目在目标系统上的实际工作情况，以排 除错误，改进设计。第1章 概述1.5 常用EDA工具1.5

31、常用EDA工具第1章 概述EDA工具大致可以分为如下5个模块：设计输入编辑器HDL综合器仿真器适配器(或布局布线器)下载器1.5 常用EDA工具第1章 概述目前在国内比较流行的EDA 软件工具主要有Altera公司的MAX+plus和Quartus、Lattice公司的 Expert LEVER和Synario、Xilinx公司的Foundation和 Alliance、Actel公司的Actel Designer等，这四家公司 的EDA开发软件特性如表所示。1.5 常用EDA工具第1章 概述厂商EDA软件名称软件适用器件系列软件支持的描述方式MAX+plusMAX、FLEX等逻辑图、波形图、AlteraXilinxQuartusMAX、FLEX、APEX等AllianceXilinx各种系列FoundationXC系列AHDL文本、Verilog- HDL文本、VHDL文本等逻辑图、VHDL文本等Latt