计算机组成原理试题及答案05

1、 本科生期末试卷 五 一 选择题（每题1分，共10分） 1对计算机的产生有重要影响的是：_。 A 牛顿、维纳、图灵 B 莱布尼兹、布尔、图灵 C 巴贝奇、维纳、麦克斯韦 D 莱布尼兹、布尔、克雷 2假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。 A 11001011 B 11010110 C 11000001 D 11001001 3按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。 A 全串行运算的乘法器 B 全并行运算的乘法器 C 串并行运算的乘法器 D 并串型运算的乘法器 4某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是_。 A

2、016MB B 08M C 08MB D 016MB 5双端口存储器在_情况下会发生读 / 写冲突。 A 左端口与右端口的地址码不同 B 左端口与右端口的地址码相同 C 左端口与右端口的数据码相同 D 左端口与右端口的数据码不同 6程序控制类指令的功能是_。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序 7由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期 通常用_来规定。 A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间

3、D 主存中读取一个数据字的平均时间 8系统总线中控制线的功能是_。 A 提供主存、I / O接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I / O接口设备的响应信号 9具有自同步能力的记录方式是_。 A NRZ B NRZ C PM D MFM 1010IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是 _。 A 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒 二 填空题（每题3分，共24分） 1 Cache是一种A. _存储器，是为了解决CPU和主存之间B. _不匹配而采用 的一项重

4、要硬件技术。现发展为多级cache体系，C. _分设体系。 2 RISC指令系统的最大特点是：A. _；B. _;C. _种类少。只有取数 / 存 数指令访问存储器。 3 并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式A. _并行；B. _并行；C. _并行。 4. 为了解决多个A. _同时竞争总线，B. _必须具有C. _部件。 5. 软磁盘和硬磁盘的A. _原理与B. _方式基本相同，但在C. _和性能上 存在较大差别。 6选择型DMA控制器在A. _可以连接多个设备，而在B. _只能允许连接一个 设备，适合于连接C. _设备。 7主

5、存与cache的地址映射有A. _、B. _、C. _三种方式。其中组相连 方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来 说较为理想。 8流水CPU是以A. _为原理构造的处理器，是一种非常B. _的并行技术。目 前的C. _微处理器几乎无一例外的使用了流水技术。 三 应用题 1. （11分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次 / 求ns,ns主存系统的效250cache存取周期为50cache,主存为数为200次，已知率和平均访问时间。 2. （11分）某加法器进位链小组信号为CCCC，低位来的信号为C ，请分别按下述

6、两01 423种方式写出CCCC的逻辑表达式。 1342（1） 串行进位方式 （2） 并行进位方式 3. （11分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。 要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。 图B5.1 4. （11分）运算器结构如图B5.2所示，R，R，R 是三个寄存器，A和B是两个三选一321 的多路开关，通路的选择由AS ,AS和BS ，BS端控制，例如BSBS = 11时，选择11001 0

7、R，BSBS = 01时，选择R，ALU是算术 / 逻辑单元。SS为它的两个操作控制23 1011端。其功能如下： 图B5.2 = A ALU输出 = 00 SS时，21 = A + BALU输出 SS = 01时，21 B时，ALU输出 = A SS = 1021 B 输出 = AS S = 11时，ALU21 请设计控制运算器通路的微指令格式。 分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。（115. 分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，（116. 三个设备的判优识别逻辑图。001011，001000001010请画出中断向量为， 本

8、科生期末试卷五答案 一 选择题 1 B 2. D 3. B 4. B 5. B 6 D 7. A 8. A 9.C 、D 10. A 、B 、C 二 填空题。 cache与数据 C.指令cache1.A.高速缓冲 B.速度 2. A.指令条数 B.指令长度 C.指令格式和寻址方式 3.A.时间 B.空间 C.时间 + 空间并行 4.A.主设备 B.控制权 C.总线仲裁 5.A.存储 B.记录 C.结构 6.A.物理 B.逻辑 C.高速 7.A.全相连 B.直接相连 C.组相连 8.A.时间并行性 B.经济而实用 C.高性能。 三 应用题 ：命中率 H = N / （N + N） = 3800

9、/ (3800 + 200) = 0.95 1. 解meC= 250ns / 50ns = 5 / t 的倍率 ：r = t主存慢于cachecm = 1 / 5 + (1 5) r)H0.95 = 83.3% 访问效率 ：e = 1 / r + (1 = 50ns / 0.833 = 60ns/ e t平均访问时间 ： = tc a2. 解 ：（1）串行进位方式： CBP = A = A B ， = G + P C 其中： G 1111101111B ，P = A = G + P C G = A B C2222122222B = A= A B , PC = G + P C G 33333 3

10、3233C = G + P C G = A B , P = AB 4444344444 (2) 并行进位方式： C = G + P C 0111C = G + P G + P PC 0222121 C = G + P G + P P G + P PPC 022 333131 23C = G + P G + P P G + PP P G + PP PPC 04331 2241442 344 3其中 GG ，PP 表达式与串行进位方式相同。 41143. 解：根据图B5.3中已知，ROM的空间地址为0000H3FFFH，ROM的地址空 21间地址为4000H7FFFH，RAM的地址空间为C000H

11、DFFFH，RAM的地址空间为E000H21FFFFH。 B5.3 图 状态如下：位AA 对应上述空间，地址码最高41215 0011 ROM000010111 ROM0100 2 1101 RAM11001 11101111 RAM2= ROM，y ：y = 00 对应2 ：4译码器对AA两位进行译码，产生四路输出，其中11 12015 A = 0）RAM。然后用A区分是RAM（ 01对应ROM，y = 11 对应 RAM和13231312 1 = 1），此处采用部分译码。还是RAM（A132 由此，两组端子的连接方法如下： 3 14， 9 8， 37，12， 11 216，5位，其中一位判别4采用水平微指令格式，且直接控制方式，顺序控制字段假设4. 解： 测试位： 2位 2位 2位 3位 1位 3位 AS AS S S BSBS LDR，LDR