存储器实验报告

1、计组实验三实验报告实验日期： 2015 年 4 月 14 日学 号：7姓 名：吴晗实验名称： 存储器实验总 分：1 实验内容1. 随机存储器RAM的工作特性及使用方法2. RAM数据存储和读取的工作原理3. LPM类存储元件的定制2 实验原理原理图：三实验电路图：RAM电路图：addr7.0:地址输入clk:时钟信号we,rd;mem:控制信号，高电平有效Initial_file.mif文件：存储器电路图：i7.0:数据输入l7.0:总线数据sw_bus:pc_bus:三态门控制信号ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数ldar:74273控制信号

2、w,r,m:RAM控制信号四功能验证仿真图：仿真说明：时间参数：End Time：2.0us Grid Size：100ns端口说明：clk：时钟信号i7.0:数据输入l7.0:总线数据sw_bus:pc_bus:三态门控制信号，控制数据输出到总线ld161,clr161,pc161:74161控制信号，控制置数，读取，清零，计数ldar:74273控制数据从总线读入w,r,m:RAM控制信号仿真说明：0-100ns：无操作100-200ns：sw_bus为0有效，从i读入01,74161置数状态，RAM默认状态，总线数据01200-300ns：sw_bus为0有效，pc_bus无效，从i读入

3、01,74161保持状态，RAM默认状态，总线数据01300-400ns：pc_bus为0有效，sw_bus无效， 74161保持状态，RAM默认状态，总线数据01，ldar为1，跳入下一个地址400-500ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取E1，总线E1500-600ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取D2，总线D2600-700ns：sw，pc_bus无效，74161保持状态，RAM写入状态，总线输入EE，写入RAM700-800ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取EE，总线EE800-

4、900ns：pc_bus为0有效，sw_bus无效， 74161计数加1状态，RAM默认状态，总线数据01在上升沿时变为02 900-1000ns：pc_bus为0有效，sw_bus无效， 74161计数加1状态，RAM默认状态，总线数据02在上升沿时变为03，ldar为1，跳入下一个地址1000-1100ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线EE在上升沿变为F31100-1200ns：sw，pc_bus无效，74161保持状态，RAM读取状态，读取F3，总线F3仿真结论：仿真结果与理论相符，仿真成功 五硬件验证管脚分配：选择FLEX10K-EPF10K20TC144-4器件下载验证与仿真结果相符，实验成功。六.思考题1.存储器的读写功能如何实现？如果用代码实现process（clk，we，din）beginif(rising_edge(clk)thenif(we=1)thenRAM(Addr)=din;-写操作Endif;Addr_Reg=Addr;endif;endprocess;dout=RAM(Addr_Reg);-读操作实验中是用lpm定制的，原理是一样的。2.存储器中