微型计算机原理与接口技术复习资料

1、一、问答题1、下列字符表示成相应的ASCII码是多少？（1）换行 0AH （2）字母“Q” 51H （3）空格 20H 2、下列各机器数所表示数的范围是多少？（1）8位二进制无符号定点整数；0255（2）8位二进制无符号定点小数；0. （3）16位二进制无符号定点整数；065535（4）用补码表示的16位二进制有符号整数；-32768327673、(111)X=273，基数X=？ 164、有一个二进制小数X=0.X1X2X3X4X5X6若使X1/2，则X1X6应满足什么条件? X1=1 若使X1/8，则X1X6应满足什么条件？X1 X2 X3=15.有两个二进制数X=，Y=，试比较它们的大小。

2、（1）X和Y两个数均为无符号数； XY（2）X和Y两个数均为有符号的补码数。 XY二、填空题1、对于R进制数来说，其基数（能使用的数字符号个数）是 R个，能使用的最小数字符号是 0 。2、十进制数72转换成八进制数是 110Q 。3、与十进制数67等值的十六进制数是 43H 。4、二进制数101.011转换成十进制数是 5.375 。5、十六进制数0E12转换成二进制数是 0B 。三、选择题1、在计算机内部，一切信息的存取、处理和传送都是以 D）二进制编码 形式进行的。2、与十进制数56等值的二进制数是 A） 。3、十进制数59转换成八进制数是A）73Q 4、与十进制数58.75等值的十六进制

3、数是 B)3A.CH 5、二进制数1101.01转换成十进制数是C)13.25 6、二进制数.11转换成十六进制数是B）3A.CH 7、十六进制数1CB.D8转换成二进制数是D).110118、将十六进制数FF.1转换成十进制数是 C)255.0625 9、十进制正数43的八位二进制原码 B） 10、十进制正数38的八位二进制补码是 D）1. 微处理器，微型计算机和微型计算机系统三者之间有何区别？答：微处理器即CPU，它包括运算器、控制器、寄存器阵列和内部总线等部分，用于实现微型计算机的运算和控制功能，是微型计算机的核心；一台微型计算机由微处理器、内存储器、I/O接口电路以及总线构成；微型计算

4、机系统则包括硬件系统和软件系统两大部分，其中硬件系统又包括微型计算机和外围设备；由此可见,微处理器是微型计算机的重要组成部分，而微型计算机系统又主要由微型计算机作为其硬件构成。2. CPU在内部结构上由哪几部分构成？CPU应具备哪些主要功能？答：CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成，其主要功能是完成各种算数及逻辑运算，并实现对整个微型计算机控制，为此，其内部又必须具备传递和暂存数据的功能。3. 累加器和其它通用寄存器相比有何不同？答：累加器是通用寄存器之一，但累加器和其它通用寄存器相比又有其独特之处。累加器除了可用做通用寄存器存放数据外，对某些操作，一般操作前累

5、加器用于存放一个操作数，操作后，累加器用于存放结果。 4. 微型计算机的总线有哪几类？总线结构的特点是什么？答：微型计算机的总线包括地址总线、数据总线和控制总线三类，总线结构的特点是结构简单、可靠性高、易于设计生产和维护，更主要的是便于扩充。 5. 举出10个微型计算机应用的例子。6. 计算机I/O接口有何用途？试列出8个I/O接口。答：计算机I/O接口是连接计算机和外部设备的纽带和桥梁，它主要用于协调和控制计算机与外设之间的信息流通和交换。例如：串行通讯口（COM口）、并行打印机口、软盘驱动器接口、硬盘驱动器接口、光驱接口、显示器接口、音响设备接口、其它通用设备接口（USB、SCSI等）。7

6、. 现在，计算机主板上一般都包括哪些I/O接口？I/O接口卡如何与主板相连？答：现在，计算机主板上一般包括串行通讯口、并行打印口、软盘驱动器接口、硬盘驱动器接口、光驱接口、USB接口等。象显示器适配器、网卡、modem卡等I/O接口卡一般通过总线插槽与主板相连。8. 简述系统总线，AGP总线，PCI总线及ISA总线的作用。答：系统总线是CPU与存储器及桥接器之间传递信息的通道，AGP总线专门用与连接CPU与显示器适配器， PCI总线一般用于连接一些高速外设接口作为高速外设与CPU或内存交换信息的通道，而ISA总线一般用于连接一些非高速外设接口作为非高速外设与CPU或内存交换信息的通道。11.

7、存储单元的选择由什么信号控制？读、写靠什么信号区分？答：存储单元的选择由地址信号控制，而对存储单元进行读操作还是写操作则要靠读、写信号区分。12. 以一个可执行文件的运行为例，简述程序执行过程。答：当在DOS提示符下键入一个可执行文件名称（或在其它操作系统环境下执行有关操作）后,操作系统自动将该文件从外存装入内存并使指令指针指向其第一条指令，从而启动文件执行过程。首先将第一条指令从内存取入CPU中译码执行，同时指令指针自动加1或按指令的要求作出相应改变，指向下一条要执行的指令，接着将下一条指令从内存取入CPU译码执行，这样不断重复取指令和执行指令的过程，逐条执行指令，直至程序结束。4.若用一个

8、字节来表示带符号数，判断下列各运算在机内进行时是否会产生溢出，写出判断过程。 A. 5BH+32H; B. -08H-15H; C. -51H+(-3DH); D. 2DH+3CH答：A. 产生溢出, 5BH=B其补码表示的机器数为: 32H=B其补码表示的机器数为:相加的结果为:数值最高位向符号位进位,但符号位向前无进位,故产生溢出。B. 不产生溢出, -08H=-B其补码表示的机器数为:-15H=-B其补码表示的机器数为:相加的结果为: 数值最高位向符号位进位,符号位同时也向前进位,故不产生溢出. C.产生溢出, D.不产生溢出, 5.从键盘敲入一个大写字母，如何转换为与其相对应的小写字母

9、？从键盘敲入16进制数字符0F，如何转换为其相对应的二进制数()？答：从键盘敲入一大写字母后,将其ASCII码加上20H,就转换成了与其相对应的小写字母。 从键盘敲入16进制数字符09后,将其ASCII码值减去30H,就转换成了与其相对应的二进制数.从键盘敲入16进制数字符AF后,将其ASCII码值减去37H,就转换成了与其相对应的二进制数.6.详细叙述总线缓冲器的作用。答：总线缓冲器的作用主要是控制各路数据在总线上的交叉传送避免相互冲突，当几路数据都要向总线上传送时，就通过各路的缓冲器来解决，当一路传送时，缓冲器使其它各路数据与总线断开。7.锁存器和寄存器有什么不同?答：锁存器与寄存器都是用

10、来暂存数据的器件，在本质上没有区别，不过寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。1.8086从功能上分成了EU和BIU两部分。这样设计的优点是什么?答：传统计算机在执行程序时，CPU总是相继地完成取指令和执行指令的动作，即，指令的提取和执行是串行进行的。而8086CPU 在功能上分成了EU和BIU两部分，BIU负责取指令，EU负责指令的执行，它们之间既互相独立又互相配合，使得8086可以在执行指令的同时进行取指令的操

11、作，即实现了取指令和执行指令的并行工作，大大提高了CPU和总线的利用率，从而提高了指令的处理速度。2.8086 CPU中地址加法器的重要性体现在哪里？答：地址加法器是8086 CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。3.8086 CPU中有哪些寄存器？分组说明用途。哪些寄存器用来指示存储器单元的偏移地址？答：8086 CPU中有8个通用寄存器AX、BX、CX、D

12、X、SP、BP、SI、DI；两个控制寄存器IP、FL；四个段寄存器CS、DS、SS、ES。8个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。例如，AX专用做累加器，某些指令指定用它存放操作数和运算结果；CX为计数寄存器，在某些指令中做计数器使用；DX为数据寄存器；BX为基址寄存器，BP为基址指针，SI为源变址寄存器，DI为目的变址寄存器，这4个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分；SP为堆栈指示器，用来存放栈顶有效地址。两个控制寄存器用来存放有关的状态信息和控制信息。例如，标志寄存器FL用来存放状态标志和控制标志；而指令指针用来存放

13、下一条要取指令的有效地址。四个段寄存器用来存放段地址。例如，CS寄存器用来存放代码段的段地址；DS寄存器用来存放数据段的段地址；SS寄存器用来存放堆栈段的段地址；ES寄存器用来存放扩展段的段地址。4.8086系统中存储器的逻辑地址由哪两部分组成？物理地址由何器件生成？如何生成？每个段的逻辑地址与寄存器之间有何对应关系？答：8086系统中存储器的逻辑地址由段地址（段首址）和段内偏移地址（有效地址）两部分组成；存储单元的物理地址由地址加法器生成，寻址时，CPU首先将段地址和段内偏移地址送入地址加法器，地址加法器将段地址左移4位并与段内偏移地址相加，得到一个20位的物理地址。数据段的段地址在DS寄存

14、器中，段内偏移地址可能在BX、BP、SI或DI寄存器中。代码段的段地址在CS寄存器中，段内偏移地址在IP寄存器中。堆栈段的段地址在SS寄存器中，段内偏移地址在SP寄存器中。扩展段的段地址在ES寄存器中，段内偏移地址可能在BX、BP、SI或DI寄存器中。一、填空题1、执行部件EU的组织有： 4个通用寄存器 ， 4个专用寄存器 和 1个标志寄存器和算术逻辑部件。2、8086CPU从偶地址访问内存1个字时需占用 1个总线 周期，而从奇地址访问内存1个字操作需占用 2个总线 周期。3、IBM-PC机中的内存是按段存放信息的，一个段最大存贮空间为 64K 字节。4、8086微处理机在最小模式下，用 M/

15、 来控制输出地址是访问内存还是访问I/O。5、一台计算机能执行多少种指令，是在 设计 时确定的。二、单项选择题1、微型计算机的性能主要由 B、CPU 来决定。2、对微处理器而言，它的每条指令都有一定的时序，其时序关系是 C、一个指令周期包括几个机器周期，一个机器周期包括几个时钟周期。3、属于数据寄存器组的寄存器是 C、AX，BX，CX，DX 4、微型计算机的ALU部件是包含在 D、CPU5、在8086和8088汇编语言中，一个字能表示的有符号数的范围是 B、-32768n327676、80386微型计算机是32位机，根据是它的 D、地址线和数据线都是32位7、某数存于内存数据段中，已知该数据段

16、的段地址为2000H，而数据所在单元的偏移地址为0120H，该数的在内存的物理地址为（ B ） B.20120H 8、在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（ D.操作码 ）9、8086/8088系统中，对存贮器进行写操作时，CPU输出控制信号有效的是（ A.W/=1, =0 ） 10、在8086/8088微机系统中，将AL内容送到I/O接口中，使用的指令是（ D.OUT 端口地址，AL）三、 简答题1.微处理器内部结构由哪些部件组成？ 答案：微处理器由两部分组成，总线接口单元和执行单元2.论述8086 CPU的最小方式和最大方式的区别。答：8086CPU的最小方

17、式和最大方式的区别是：最小方式，MN/MX接+5V(MX为低电平)，用于构成小型单处理机系统，支持系统工作的器件：(1)时钟发生器，8284A，(2)总线锁存器，74LS373，(3)总线收发器，74LS245，控制信号由CPU提供。最大方式，MN/MX接地(MX为低电平)，用于构成多处理机和协处理机系统，支持系统工作的器件：(1)时钟发生器，8284A，(2)总线锁存器，74LS373，(3)总线收发器，74LS245，(4)总线控制芯片，8288，控制信号由8288提供。3.论述指令周期、机器周期和时钟周期间的关系。 答：（1）.执行一条指令所需要的时间称为指令周期；（2）.一个CPU同外

18、部设备和内存储器之间进行信息交换过程所需要的时间称为总线周期；（3）.时钟脉冲的重复周期称为时钟周期；（4）.一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成；（5）. 8086CPU的总线周期至少由4个时钟周期组成；（6）.总线周期完成一次数据传输包括：传送地址，传送数据；（7）等待周期-在等待周期期间，总线上的状态一直保持不变；（8）空闲周期-总线上无数据传输操作4. 8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?答：8086从功能上可分为执行单元和总线接口单元。执行单元的功能是负责指令的执行，将指令译码并利用内部寄存器和ALU对数据进行处理。

19、它由4个通用寄存器（AX、BX、CX、DX），4个专用寄存器（BP、SP、SI和DI），标志寄存器和算术逻辑部件组成。总线接口单元的功能是存储器、I/O端口传送数据。它由4 个段寄存器（CS、DS、ES、SS），指令指针寄存器IP，20位地址加法器和6个字节的指令队列组成。5. 8086系统中的物理地址是如何得到的?假如CS=2500H，IP=2l00H，其物理地址是多少?答：在8086系统中，用16位的段地址和16位的偏移地址来表示20位的物理地址，物理地址=段地址*16+偏移址得到物理地址。6. 什么是最大模式?什么是最小模式?用什么方法将8086/8088置为最大模式和最小模式?答：最大

20、模式是相对最小模式而言，系统中包含两个或多个处理品，其中一个主处理器就是8088/8086，其它处理器是协处理器，它是协助主处理器工作的。将MN/MX*置0即为最大模式。最小模式又是相对于最大模式，就是在系统中只有一个处理器，所有的总线控制信号都有由8088/8086产生，系统中总线控制逻辑电路少，将MN/MX*置1即为最大模式。7. 存储器分段组织有何优越性?答：减少了指令的长度，提高了执行速度。内存分段为程序浮动加载创造了条件。使程序保持完整的相对性，具备了浮动性。8. 试述BHE与A0组合如何选择数据字?答：的作用是高8位数据允许，A0=0是低8位数据允许，在T1状态时，和A0组合起来表示连接在数据总线上的存储器和I/O端口当前的数据在总线上出现有格式。9. CPU响应中断时，为什么要执行两个连续的中断响应周期?答：CPU响应中断时，执行两个连续的中断响应周期，每个响应周期都给出中断响应信号。这是因为第一个总线周期通知中断请示设备，微处理器准备响应中断，应该准备好中断类型码，第二个总线周期中，微处理器接收中断类