计数器的设计

1、数字逻辑与数字系统实验,电子电工中心,实验七：计数器的设计,掌握计数器电路的设计方法 学会利用集成计数器电路设计不同进制计数器 学会Verilog语言状态机法计数器,实验目的,实验原理,计数器的设计,1、什么是计数器 计数器可以实现计数（分频）、定时、产生节拍脉冲等。 集成计数器通常具有计数、保持、预置数、清零(置0)等多种 功能。 2、计数器分类 按进位方式，分为同步和异步计数器； 按进位制，分为模二、模十和任意模计数器； 按逻辑功能，分为加法、减法和可逆计数器； 按集成度，分为小规模与中规模集成计数器； 中规模集成计数器功能完善，具有自扩展特性，所以通用性很强。因此要求学生能看懂功能表，并

2、且能熟练使用集成计数器,有关计数器,实验原理,计数器的设计,同步集成计数器74LS160,74LS160是十进制同步加法计数器，具有计数、保持、预置、和清零功能,实验原理,计数器的设计,实验原理,计数器的设计,1异步置0功能。 QDQCQBQA=0000。2同步并行置数功能。CLR=1、LDN =0时，在CP上升沿作用下， QDQCQBQA=dcba。3计数功能。 CRN =LDN =1;ENP =ENT =1时，在CP的作用下，按照8421BCD码进行十进制加法计数。4保持功能。当CRN =LDN =1、且ENP ENT = 0时，计数器状态保持不变,实验内容1,计数器的设计,1.1 741

3、60十进制计数器测试,实验内容1,计数器的设计,1.2 74160十进制计数器仿真波形图,实验内容1,计数器的设计,1.3 74160十进制计数器仿真测试表1,实验内容2,计数器的设计,2.1 六进制计数器的设计方法清零法仿真电路,第一种：清零法,实验内容2,计数器的设计,2.2 六进制计数器的设计方法清零法仿真图,第一种：清零法,实验内容2,计数器的设计,2.3 六进制计数器的设计方法清零法完整下载电路,第一种：清零法,实验内容2,计数器设计,2.4 清零法六进制计数器测试 实验步骤,新建项目或打开项目 -*.qpf； 新建原理图文件-*.bdf； 编译；建仿真波形文件-*.vwf； 分配管

4、脚:为输入输出信号分析管脚，编译，生成_*.sof文件，下载,实验内容2,计数器的设计,2.5 清零法六进制计数器测试表2,注意：LED灯亮输出记为“0”，否则记“1,实验内容3,计数器的设计,第二种：置数法,3.1 六进制计数器的设计方法置数法仿真电路,实验内容2,计数器的设计,3.2 六进制计数器的设计方法置数法仿真图,第二种：置数法,实验内容3,计数器的设计,3.3六进制计数器的设计方法置数法数码显示完整电路,实验内容3,计数器的设计,3.4 置数法六进制计数器测试表2,实验内容4,计数器的设计,4.1 Verilog语言设计计数器状态机法设计星期电路,利用状态机法设计星期电路，要求显示

5、星期1、2、3、4、5、6及星期日（可用数字8代替）； 状态机法：always加case语句，即可实现状态转移图的描述。 星期的状态转移图为,1,2,3,4,5,6,8,实验内容4,计数器的设计,module counter1( week,PR,clk); input PR,clk; output week; reg3:0 week; reg 3:0state; parameter s1=4d1,s2=4d2, s3=4d3,s4=4d4, s5=4d5,s6=4d6, s8=4d8,always (posedge clk ) begin if(PR) week=s1; else begin

6、case(state) s1: begin state=s2;week=state; end s2: begin state=s3;week=state; end s3: begin state=s4;week=state; end s4: begin state=s5;week=state; end s5: begin state=s6;week=state; end s6: begin state=s8;week=state; end s8: begin state=s1;week=state; end endcase end end endmodule,实验内容4,计数器的设计,3.2 状态机