大学计算机组成原理期末考试试卷附答案!_第1页
大学计算机组成原理期末考试试卷附答案!_第2页
大学计算机组成原理期末考试试卷附答案!_第3页
大学计算机组成原理期末考试试卷附答案!_第4页
大学计算机组成原理期末考试试卷附答案!_第5页
已阅读5页,还剩10页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、一、单项选择题1.运算器和控制器合称为( )A.主机B.外设C.ALUD.CPU 4.补码加法运算是指( )A.操作数用补码表示,符号位单独处理B.操作数用补码表示,连同符号位一起相加C.操作数用补码表示,将加数变补,然后相加D.操作数用补码表示,将被加数变补,然后相加5.动态RAM存储信息依靠的是( )A.电容B.双稳态触发器C.晶体管D.磁场6.下列存储器中,属于半导体存储器的是( )A.硬盘B.动态存储器C.软盘D.光盘7.对于容量为8KB的存储器,寻址所需最小地址位数为( )A.2B.3C.12D.138.一条机器指令中通常包含的信息有( )A.操作码、控制码B.操作码、立即数C.地址

2、码、寄存器号D.操作码、地址码9.下列指令助记符中表示减法操作的是( )A.ADDB.SUBC.ANDD.NEG10.从主存中取回到CPU中的指令存放位置是( )A.指令寄存器B.状态寄存器C.程序计数器D.数据寄存器11.指令执行所需的操作数不会来自( )A.指令本身B.主存C.寄存器D.控制器12.微程序控制器将微程序存放在( )A.主存中B.寄存器中C.ROM中D.RAM中13.在一个串行传输系统中,每秒可传输12个字节的数据,其比特率是( )A.8bpsB.12bpsC.96bpsD.任意14.并行接口是指( )A.仅接口与外围设备之间采取并行传送B.仅接口与系统总线之间采取并行传送C

3、.接口的两侧均采取并行传送D.接口内部只能并行传送15.在磁盘中实现输入输出的数据传送方式( )A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式,也有中断方式1.定点小数的补码表示范围是( )A.-1+2-nX1-2-nB.-1+2-nX1+2-nC.-1X1-2-nD.-1X1+2-n 3.在计算机中磁盘存储器一般用作( C )A.主存B.高速缓存C.辅存D.只读存储器4.为了减少指令中的地址个数,采用的有效办法是( D )A.寄存器寻址B.立即寻址C.变址寻址D.隐地址5.组合逻辑控制器与微程序控制器相比( B )A.组合逻辑控制器的时序系统比较简单B

4、.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.微程序控制器的硬件设计比较复杂8.二进制补码定点小数1.101表示的十进制数是( C )A.+1.625B.-0.101C.-0.375D.-0.6259.用1K4的存储芯片组成4KB存储器,需要几片这样的芯片?( A )A.8片B.4片C.2片D.1片10.一地址指令是指( C )A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数D.必须隐含提供另一个操作数11.微程序存放在( C )A.堆栈存储器中B.主存储器中C.控制存储器中D.辅助存储器中12.CPU响应DMA请求的时间是(

5、 B )A.必须在一条指令执行完毕时B.必须在一个总线周期结束时C.可在任一时钟周期结束时D.在判明没有中断请求之后13.在同步控制方式中( A )A.每个时钟周期长度固定B.各指令的时钟周期数不变C.每个工作周期长度固定D.各指令的工作周期数不变14.CPU响应中断请求( C )A.可在任一时钟周期结束时B.可在任一总线周期结束时C.可在一条指令结束时D.必须在一段程序结束时14CPU响应中断请求是在( A )A一个时钟周期结束时B一个总线周期结束时C一条指令结束时D一段程序结束时15.串行接口是指( B )A.接口与系统总线之间为串行传送B.接口与外设之间为串行传送C.接口的两侧都为串行传

6、送D.接口内部只能串行传送3若16进制数为13F,则其对应的八进制数为( B )A377B477C577D6774在下列存储器中,属于顺序存取存储器的是( D )AU盘B光盘C磁盘D磁带5在下列浮点数的表示中,属于规格化编码的是( A )A1.101l2-3B1.001l23C0.01012-3D0.001l23 7在下列磁盘数据记录方式中,不具有自同步能力的方式是( C )AFMBPMCNRZlDMFM8寄存器堆栈初始化时堆栈指针SP的值为( A )A0B1C栈顶地址D最大地址9采用直接寻址方式的操作数存放在( B )A某个寄存器中B某个存储器单元中C指令中D输入输出端口中 11比较硬连线控

7、制器和微程序控制器,下列说法正确的是( A )A硬连线控制器结构简单规整B硬连线控制器执行速度慢C微程序控制器执行速度快D微程序控制器容易实现复杂指令控制 13下列总线或接口中不属于串行方式的是( D )APCIBRS232CUARTDUSB15控制DMA数据传送的是( A )ADMA控制器BCPUC外设D主存3.n+l位定点小数的反码表示范围是( A )A.-1+2-nX1-2-nB.-2n+1X2n-1C.-1-2nX1+2nD.-2nX-2n+1 5.若地址总线为A15(高位)A0(低位),若用4KB的存储芯片组成8KB存储器,则加在各存储芯片上的地址线是( D )A.A11A0B.A1

8、0A0C.A9A0D.A8A0 7.在存储器堆栈结构中,在栈底为最大地址的堆栈操作中压栈是指( D )A.先使SP减1,再将数据存入SP所指单元B.先使SP加l,再将数据存入SP所指单元C.先将数据存入SP所指单元,再将SP减lD.先将数据存入SP所指单元,再将SP加18.下列寻址方式中,执行速度最快的是( A )A.寄存器寻址B.相对寻址C.直接寻址D.存储器间接寻址9.采用微序控制的主要目的是( B )A.提高速度B.简化控制器设计与结构C.使功能很简单的控制器能降低成本D.不再需要机器语言10.采用异步控制的目的是( A )A.提高执行速度B.简化控制时序C.降低控制器成本D.支持微程序

9、控制方式 12.外部设备接口是指( C )A.CPU与系统总线之间的逻辑部件B.系统总线与外部设备之间的逻辑部件C.主存与外围设备之间的逻辑部件D.运算器与外围设备之间的逻辑部件13.在磁盘中实现输入输出数据传送的方式( C )A.只采取程序查询等待方式B.只采取程序中断方式C.只采取DMA方式D.既有DMA方式,也有中断方式14.在CPU中,指令寄存器IR用来存放( A )A.正在执行的指令B.即将执行的指令C.已执行的指令D.指令地址15.中断屏蔽字的作用是( B )A.暂停外设对主存的访问B.暂停对某些中断的响应C.暂停对一切中断的响应D.暂停CPU对主存的访问4.在下列存储器中,属于挥

10、发性的存储器是( D )A.ROMB.光盘C.磁盘D.RAM 7.一地址指令是指( B )A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理C.既能处理单操作数也能处理双操作数 D.必须隐含提供另一个操作数8.下列寻址方式中,执行速度最快的是( A )A.立即寻址 B.寄存器间接寻址C.直接寻址 D.相对寻址9.在微程序控制中,机器指令和微指令的关系是( B )A.每一条机器指令由一条微指令来解释执行B.每一条机器指令由一段微指令序列来解释执行C.一段机器指令组成的工作程序,可由一条微指令来解释执行D.一条微指令由若干条机器指令组成10.同步控制方式是指( C )A.各指令的执行时

11、间相同 B.各指令占用的节拍数相同C.由统一的时序信号进行定时控制 D.必须采用微程序控制方式11.CPU可直接访问的存储器是( D )A.虚拟存储器 B.磁盘存储器C.磁带存储器 D.主存储器 14.在CPU中,程序计数器PC用来存放( D )A.现行指令 B.下条指令C.操作数的地址 D.下条指令的地址15.在磁盘的各磁道中( B )A.最外圈磁道的位密度最大 B.最内圈磁道的位密度最大C.中间磁道的位密度最大 D.所有磁道的位密度一样大 7零地址指令可选的寻址方式是(C)A立即寻址B间接寻址C堆栈寻址D寄存器寻址8为了减少指令中的地址数,可以采用(B)A直接寻址B隐含寻址C相对寻址D变址

12、寻址9程序计数器是指(D)A可存放指令的寄存器B可存放程序状态字的寄存器C本身具有计数逻辑与移位逻辑的寄存器D存放下一条指令地址的寄存器10在同步控制方式中(A)A每个机器周期长度固定B每个机器周期长度不固定C每个工作周期长度固定D各指令的机器周期数不变11作为主要的控制方式,异步控制常用于(A)A单总线结构中B微型计算机中的CPU控制中C组合逻辑控制器中D微程序控制器中12存放微程序的存储器是(D)A主存B硬盘C随机存储器D只读存储器13并行接口是指(C)A仅接口与系统总线之间采取并行传送B仅接口与外围设备之间采取并行传送C接口的两侧均采取并行传送D接口内部只能并行传送14主设备通常指(D)

13、A发送信息的设备B接收信息的设备C主要的设备D申请并获取总线控制权的设备15在磁盘数据记录方式中,用调频制记录数据“1”时,电流的变化方向是(C)A0次B1次C2次D无任何变化 17为了实现输入输出操作,指令中(D)A必须指明外围设备的设备号B必须指明外围接口中寄存器的地址码C必须同时指明外围设备号与接口中寄存器的总线地址D对单独编址方式,可以指明设备号或端口地址;对统一编址方式,可以指明寄存器的总线地址 19CPU响应中断的时机是(C)A可在任一机器周期结束时B可在任一工作周期结束时C必须在一条指令执行完毕时D必须在执行完当前程序段时20在写磁盘过程中,适配器向主机发出DMA请求是在(B)A

14、扇区缓冲器满时B扇区缓冲器空时C寻道完成时D启动磁盘时 3n+1位定点小数的补码表示范围是( B )A1X1-2nB-2nX2n-1C1X1+2nD2nX-2n +14在下列存储器中,不属于磁表面存储器的是( D )A磁带B磁盘C磁鼓D光盘 7在存储器堆栈结构中,堆栈指针SP的内容是( A )A栈顶单元地址B栈底单元地址C栈顶单元内容D栈底单元内容 10采用同步控制的目的是( C )A提高执行速度B简化控制时序C满足不同操作对时间安排的需要D满足不同设备对时间安排的需要 14在CPU中,数据寄存器DR是指( D )A可存放指令的寄存器B可存放程序状态字的寄存器C本身具有计数逻辑与移位逻辑的寄存

15、器D可编程指定多种功能的寄存器15在磁盘的各磁道中( D )A最外圈磁道的道容量最大B最内圈磁道的道容量最大C中间磁道的道容量最大D所有磁道的道容量一样大 4.定点小数的补码表示范围是(C)A.-1x1B.-1x1C.-1x1D.-1x1 7.动态RAM的特点是(C)A.工作中存储内容会产生变化B.工作中需要动态地改变访存地址C.每次读出后,需根据原存内容重写一次D.每隔一定时间,需要根据原存内容重写一遍8.下列存储器中可在线改写的只读存储器是(B)A.EEPROMB.EPROMC.ROMD.RAM9.在计算机的层次化存储器结构中,虚拟存储器是指(C)A.将主存储器当作高速缓存使用B.将高速缓

16、存当作主存储器使用C.将辅助存储器当作主存储器使用D.将主存储器当作辅助存储器使用10.单地址指令(D)A.只能对单操作数进行加工处理B.只能对双操作数进行加工处理C.既能对单操作数进行加工处理,也能对双操作数进行运算D.无处理双操作数的功能 12.在同步控制方式中(A)A.各指令的执行时间相同B.各指令占用的机器周期数相同C.由统一的时序信号进行定时控制D. CPU必须采用微程序控制方式 13.CPU响应DMA请求的时间是(C)A.必须在一条指令执行完毕B.必须在一个总线周期结束C.可在任一时钟周期结束D.在判明设有中断请求之后 14.在微程序控制中,机器指令和微指令的关系是(A)A.每一条

17、机器指令由一条微指令来解释执行B.每一条机器指令由一段微程序来解释执行C.一段机器指令组成的工作程序,可由一条微指令来解释执行D.一条微指令由若干条机器指令组成 16.下列设备中,适合通过DMA方式与主机进行信息交换的是(B)A.键盘B.电传输入机C.针式打印机D.磁盘 17.串行接口是指(C)A.接口与系统总线之间采取串行传送B.接口与外围设备之间采取串行传送C.接口的两侧采取串行传送D.接口内部只能串行传送 18.向量中断的向量地址是(D)A.通过软件查询产生B.由中断服务程序统一产生C.由中断源硬件提供D.由处理程序直接查表获得 20.在调相制记录方式中(C)A.相邻位单元交界处必须变换

18、磁化电流方向B.相邻位单元交界处,电流方向不变C.当相邻两位数值相同时,交界处变换电流方向D.当相邻两位数值不同时,交界外变换电流方向 一、填空题(本大题共12小题,每空2分,共48分)请在每小题的空格中填上正确答案。错填、不填均无分。1.cache是一种高速缓冲存储器,是为了解决_CPU_和_主存_之间速度不匹配而采用的一项重要技术。2.总线数据通信方式按照传输定时的方法可分为_同步_式和_异步_式两类。3.浮点数加/减法运算需要经过_对阶_,_相加_,规格化,舍入操作和判断结果的正确性五个步骤。 4.在I/O控制方式中,主要由程序实现的是_中断方式_和_通道方式_。5.在运算过程中出现数据

19、超出表示范围的现象,就发生_溢出_,这时,运算结果是_错误_的。6.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于程序控制类指令,这类指令在指令格式中所表示的地址不是_操作数_的地址,而是_下一条指令_的地址。7.软磁盘和硬磁盘的_存储原理_和记录方式基本相同,但在结构和_性能_上存在较大差别。8.计算机的_软件_是计算机_系统_结构的重要组成部分,也是计算机不同于一般电子设备的本质所在。9.外存储器与内存储器相比,外存储器_速度慢_,_容量大_,成本低。10.EPROM是指_紫外线_ 擦除,可编程的_可读_存储器。11. 一位十进制数,用BCD码表示需要_4_位二进制码,用AS

20、CII码表示需要_7_位二进制码。12.虚拟存储器指的是_主存外存_层次,它给用户提供了一个比实际主存空间大得多的_程序地址_空间。1.计算机的存储器系统是指cache,_内存_,_外存_。2.移码表示法主要用于表示_浮点_数的阶码E,有利于比较两个数_阶码_的大小。3.完整的计算机系统应包括配套的_硬件系统_和_软件系统_。4.系统总线中地址线的功能是用于指定_存储器_和I/O设备_单元或端口_的地址。5.串行传输只需_一条_数据传输线,线路的成本低,适合于_短距离_的数据传输。6.指令格式是指令字用二进制代码表示的结构形式,通常由_操作码_字段和_操作数_字段组成。7.CD-ROM光盘是_

21、只读型_型光盘,可用做计算机的_外部_存储器和数字化多媒体设备。8.微程序控制器主要由_控制存储器_、_微命令寄存器_、微地址寄存器和地址转移逻辑等组成。9.运算器虽有许多部件组成,但核心部件是_算数_与_逻辑_运算部件。10.CPU响应中断时,进入“中断周期”采用硬件方法保护并更新程序计数器PC内容,而不是由软件完成,主要因为能进入_中断处理_并能正确_返回_源程序。11.磁盘上常用的记录方式可分为归零制、不归零制,_调相_制,_调频_制等多种类型。12.存储_程序_并按_程序_顺序执行,这是冯诺依曼型计算机的工作原理。1.I/O设备的编址方式通常有_独立编址_和_统一编址_两种方式。2.虚

22、拟存储技术就是利用一个实际存在的容量较小的物理空间模拟一个_比实际内存空间大得多的_存储空间。3.在黑白显示器中,显示的灰度级是指_像素点的亮暗差别_。4.为提高大批量数据传送的效率,在输入输出系统中引入_DMA_方式进行数据传送。5.存储器的最大容量可由存储器的 内存和外存之和 确定,通常我们称1GB=_1024_MB。6.当前汉字在计算机中的编码分为_输入_码和_机内_码两种。 10.主存储器和CPU之间增加高速缓冲存储器的目的是解决_CPU和主存之间速度不匹配。11.能被CPU直接访问的存储器是 内存储器。12.在定点二进制运算器中, 减法运算一般通过 补码运算的二进制加法器(利用补码化

23、为加法)来实现。13.如指令中的地址码就是操作数的有效地址,那么这种寻址方式称为操作数的寻址方式。14.PCI总线是64 位的。15.循环冗余码简称为多项式 码。16.寄存器间接寻址方式中,操作数处在内存中。17.用浮点数来表示的优点是数值范围不受限制 与 表示格式不受限制 。18.运算器的主要功能是进行算术运算 与 逻辑运算 运算。19.目前计算机进行DMA传送时,CPU一般是要让出对系统总线的控制权,交给DMA控制。 二、计算题(本大题共4小题,每小题6分,共2分)3. 现有一个64K2位的存储器芯片,欲设计具有同样存储容量的芯片,应如何安排地址线和数据线引脚的数目,使两者之和最小。并说明

24、有几种解答。解:设地址线x根,数据线y根,则2xy=64K2若 y=1 x=17y=2 x=16y=4 x=15y=8 x=14因此,当数据线为1或2时,引脚之和为184.用补码运算方法求X+Y=?X-Y=? X=0.1001 Y=0.1100解:X补=0.1001 Y补=0.1100X+Y=X补+Y补=0.01015.已知:X=0.1011,Y=0.0101,求:X补,Y补,X+Y补解: X补=0.1011 Y补=1.1011X+Y补=X补+Y补=0.0110 1. 有4K4bit的RAM存储器芯片,要组成一个64K8bit的存储器,计算总共需要多少RAM芯片,其中多少芯片构成并联?多少个芯

25、片组地址串联?解:需要RAM芯片=64K8bit/(4K4bit)=32并联是由于数据线扩大了,由于8bit/4bit2,所以两组芯片地址并联串联是地址线的原因,64/416,故而每组有16个芯片串联6.一台计算机它的地址线是20位,则它的内存最大容量是多少?解:内存最大容量是:2的20次方=1MB7.若某数x的真值为-0.11010,用补码表示。解:真值=1.11010 反码=1.00101 补码=1.001103、(8分)已知某8位机的主存采用半导体存贮器,地址码为18位,若使用4K4位RAM芯片组成该机所允许的最大主存空间,并选用模块条的形式,问:(1)若每个模块为32K8位,共需几个模

26、块?(2)每个模块内共有多少片RAM芯片?(3)主存共需多少RAM芯片?CPU如何选择各模块?解:(1)2的18次方*8=256K*8;所需模块:256k*8/(32k*8)=8(2)需要的RAM芯片:32K*8/(4K*4)=16(3)共需芯片:16*8=128为了选择各模块,需使用3:8译码器,即3根地址线 选择模条。二、名词解释题(本大题共3小题,每小题3分,共9分)16.随机访问存储器(RAM):能够快速方便地访问任何地址中的内容,访问的速度与存储位置无关。17.地址码:指的是下一条指令所在位置16.堆栈指针:堆栈数据的写入写出不需要地址,按先进后出的顺序读取数据的存储区.指针是一个用

27、来指示一个内存地址的计算机语言的变量或中央处理器(CPU)中寄存器(Register)17.硬连线控制器:是由基本逻辑电路组成的,对指令中的操作码进行译码, 并产生相应的时序控制信号的部件,又称组合逻辑控制器。硬连线逻辑一种控制器逻辑,用一个时序电路产生时间控制信号,采用组合逻辑电路实现各种控制功能。18.并行传输每个数据位都需要单独一条传输线,所有的数据位同时进行传输。(在采用并行传输方式的总线中,除了有传输数据的线路外,还可以具有传输地址和控制信号的线路,地址线用于选择存储单元和设备,控制线用于传递操作信号)16中断嵌套多级中断系统中,CPU在处理一个中断的过程中又去响应另一个中断请求;1

28、7微地址寄存器微地址寄存器是微程序控制器设计结构的组成部分。18寻址方式是指确定本条指令的数据地址,以及下一条将要执行的指令地址的方法。16RAM随机访问存储器,能够快速方便的访问地址中的内容,访问的速度与存储位置无关。17指令系统计算机中各种指令的集合。18显示器分辨率是衡量显示器的一种标准,以图像的点数(像素)为单位,显示器分辨率越高其显示器就越好;16.主机主机中包含了除输入输出设备以外的所有电路部件,是一个能够独立工作的系统。17.ROM只读存储器,一种只能读取数据不能写入数据的存储器。18.指令周期:从一条指令的启动到下一条指令启动的间隔时间。21.微程序存储在控制存储中的完成指令功能的程序,由微指令组成。22.并行总线接口I/O接口模板和外设的数据交换为并行方式。(并行数据接口)23.分辨率:是衡量显示器显示清晰度的指标,以像素的个数为标志。16CPU中央处理器,是计算机的核心部件,同运算器和控制器构成。17Cache命中CPU访问主存的数据或代码存在于cache中的情形时,称为Cache命中;18总线周期是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。22.主设备:在通过总线进行数据传输的多个设备中,获得总线控制权的设备称为总线的主设备。 五、设计题(

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论