DSP应用技术工程应用实例ppt课件

1、7.1 基于C54x DSP的通用基带调制解调器的设计与实现,调制解调器硬件以C54x DSP芯片为核心，包括FPGA/CPLD、可编程开关电容滤波器、A/D变换器、D/A变换器、编解码器、RS-232异步通信接口电路及时钟电路等，如图7.1所示,图7.1 硬件框图,调制解调器软件包括异步串行口的初始化、接收、发送、卷积编码、交织、去交织、基带调制(含差分编码、格雷编码)、成形滤波、载波调制、匹配滤波、载波同步、位同步、差分解调、帧同步等。 该硬件平台支持MSK、QPSK、DQPSK、/4DQPSK等多种调制体制，也适用于语音信号、振动信号等的处理,图7.2 发送功能框图,图7.3 接收功能框

2、图,图7.4 载波同步模块图,7.2 飞行测控系统中无线基带DQPSK调制解调器的研制,图7.5 硬件组成框图,系统由三大部分组成。第一部分是数字信号处理部分，实现对信号的调制解调及信道编解码等，它由DSP芯片及基本外围电路组成，DSP芯片采用的是TMS320VC5402，外围电路包含：程序存储器，采用的是TMS27C512芯片，用于固化程序代码；电平转换电路，采用74AC16245芯片，实现DSP芯片外部接口逻辑电平(3.3 V)和其他器件的接口逻辑电平(5 V)的转换；电源电路，采用TPS7333和TPS7301芯片，分别实现5 V3.3 V和5 V1.8 V的DC-DC转换，产生的1.8

3、 V和3.3 V电源分别给DSP芯片的内核和外部接口供电；复位电路采用MAXIM公司的MAX706ESA芯片，用于整个系统的复位,第二部分是数字逻辑控制部分，实现系统各部分的时序控制和逻辑控制，如对主时钟分频，产生各部分所需的时钟频率，产生读写、使能信号和地址解码等。本部分主要采用了ALTERA公司的FPGA芯片EPF10K20,第三部分是接口部分，由两种接口组成。第一种接口是基带信号接口，含收发两路，直接与射频部分连接。接收部分的功能是对接收的基带信号进行预处理和量化，主要由滤波电路(MAX295EWE)、放大电路(TL084)、模数转换电路(AD7862)组成。发送部分主要由数模转换电路(

4、AD8582)、滤波电路(MAX295EWE)和放大电路(TL084)组成。第二种接口是数据终端接口，采用通用并/串转换接口芯片Intel8251A和MAX232EESE芯片，后者实现TTL电平和RS-232电平(12 V)之间的转换,1. 信号流程 (1) 接收信号流程 由射频部分送来的基带DQPSK调制信号(f0=7.2 kHz)，进入带通滤波器MAX295EWE，滤除带外噪声，然后进入运算放大器(TL084)放大至适当电平(03 V变化范围)。放大后的信号由模数转换器AD7862进行量化，量化后的数据进入DSP芯片，通过软件编程进行DQPSK解调、维特比译码和解交织等，得到原始信息码。D

5、SP将该信息码送给Intel8251A，转化成9.6 kb/s的UART数据流，最后经MAX232EESE转变成RS-232电平(12 V)送往数据终端,2) 发送信号流程 由数据终端送来的RS-232 UART数据流(9.6 kb/s)，经MAX232转变成TTL电平，进入Intel8251A形成并行数据，作为原始信息码，进入DSP芯片，进行卷积编码、交织编码和正交DQPSK调制，然后进入数模转换器AD8582，输出信号由滤波器MAX295EWE进行限带后由放大器(TL084)放大至适当幅度，送至射频部分,2. 硬件原理图说明 图7.67.9是用于飞行测控的无线基带DQPSK MODEM实际

6、应用电路的整套原理图。该系统的数据速率为9600 b/s，调制方式为DQPSK。该四张图所描述的电路的功能分别介绍如下： (1) 图7.6是DSP主系统及部分外围电路，主要包含： DSP 芯片(TMS320VC5402)，整个系统的核心，负责对通信信号的处理，如调制解调、信道编译码、滤波、均衡等； TMS27C512程序存储器，用于装载DSP程序代码； MAX706ESA，硬件复位电路,图7.6 DSP主系统及部分外围电路,图7.6 DSP主系统及部分外围电路,2) 图7.7是模拟输入输出通道电路，主要包含： AD7862(A/D电路)，完成模数转换的功能； AD8582(D/A电路)，完成数

7、模转换的功能； MAX295EWE(数字滤波电路)，对接收和发送的基带信号分别进行滤波； TL084(运放电路)，对接收和发送的基带信号分别进行放大,图7.7 模拟输入/输出通道电路,3) 图7.8是数据终端接口电路，主要包含： Intel8251A，实现并行数据与串行数据的转换，并产生UART数据格式，完成与数据终端的数据交换。 MAX232EESE(串行口电平转换芯片)，实现TTL电平与RS-232电平之间的转换； TPS7301和TPS7333，其功能是产生DSP芯片所需电源，分别产生1.8 V和3.3 V直流电源，供给DSP芯片的内核和外部接口。 SN74HC04(非门逻辑电路)，对1

8、2.8 MHz的输入时钟信号(由射频系统的温补晶振提供)进行放大整形,图7.8 数据终端接口电路,4) 图7.9是系统逻辑控制及信道译码接口电路，主要包含： FPGA芯片EPF10K20(大规模可编程逻辑器件), 负责整个系统的时序产生和逻辑控制，如时钟分频、地址译码、控制信号产生等； EPC1(EPROM)，用于装载FPGA芯片EPF10K20的程序代码； 74AC16245，实现DSP芯片接口电平(3.3 V)与其他外围电路接口电平(5 V)之间的转换； Q1900(卷积编码Veterbi译码芯片)，实现信道的译码功能,图 7.9 系 统 逻 辑 控 制 及 信 道 译 码 接 口 电 路

9、,图 7.9 系 统 逻 辑 控 制 及 信 道 译 码 接 口 电 路,7.3 超短波数据通信系统中 无线基带/4QPSK调制解调器的研制,图7.107.15是一个用于超短波数据通信的无线基带MODEM实际应用电路的整套原理图。该系统数据速率为9600 b/s，调制方式为/4QPSK。该六张图所描述的电路的功能分别介绍如下： (1) 图7.10是DSP主系统，主要包含DSP 芯片TMS320VC5416，它是整个系统的核心，负责对通信信号的处理，即调制解调、信道编译码、滤波、均衡等,图 7.10 DSP 主 系 统,图 7.10 DSP 主 系 统,2) 图7.11是DSP系统外围电路，主要

10、包含： 39LF400(Flash ROM)，用于装载DSP程序代码； MAX706R，硬件复位及看门狗电路； 74LCX245，实现DSP芯片接口电平(3.3 V)与其他外围电路接口电平(5 V)之间的转换,图7.11 DSP系统外围电路FlashRA、硬件复位看门狗和电平转换电路,3) 图7.12也是DSP系统外围电路，主要含TPS767D301，其功能是产生DSP所需电源，由其产生的1.8 V和3.3 V直流电源分别供给DSP芯片内核和外部接口。 (4) 图7.13是A/D/A电路，TMS320AIC10芯片，该芯片同时具备模/数转换和数/模转换功能，数据接口采用同步串行模式。DSP芯片TMS320VC5416通过自身的同步串行口与TMS320AIC10进行数据交换。 (5) 图7.14是逻辑控制电路，主要含CPLD芯片XCR3064XL，负责整个系统的时序产生和逻辑控制，如时钟分频、地址译码、控制信号产生等,图7.12 DSP系统外围电路：电源产生电路,图7.13 A/D/A电路,图7.14 系统逻辑控制电路,图7.14 系统逻辑控制电路,6) 图7.15是数据终端接口电路，主要含： M85C30(通用串行口收发器)，实现并行数据