实验五 利用例化语句进行层次化设计

1、 学生实验报告 学号： 学生姓名： 班级： 实验名称：利用例化语句进行层次化设计 成绩： 同组人：指导老师： : 一、实验目的及要求 实验目的：1) 学习利用例化语句进行层次化设计的方法。并仿真验证自己的设计项目 实验要求：2) 利用或门和半加器设计全加器 二、实验原理： 编程和而实现全加器的VHDL 在半加器的基础上，采用元件调用和例化语句，将元件连接起来， 整体功能。全加器包含了两个半加器和一个或门 vhdl设计如下：全加器的 VHDL文本设计如下：（1）半加器的VHD文本设计如下）或批阅老 页 共 页 第 学生实验报告 vhd设计如下）全加器 日 年 月 ： 批阅老师 页 共 页 第 学

2、生实验报告 三、实验步骤adder）建立新文件 ）半加器的设 窗Ne单击fil”菜单下New (1输入半加器源程序 打Quartus II源程VHD然后VHD文本编辑框中输半加器DesignFile栏中选VHDlFile选找到h_adder.vhdSave A，存盘文件名应与实体名一致， (2文件存盘。选Fil保存在新建的文件夹建立的文件adderCompilation系统编译同时打ProcessinStart Compilatio命令在主菜单中选Statu视图显示编译进Report Flow Summar窗体Other FileNe对话框中命令，打Ne对话框。单）在主菜单中选FilNe 日

3、年 月 ： 批阅老师 页 共 页 第 学生实验报告 选项卡标签，再选择文件。接双击界面）打开后再选择Pins加到 按住击左侧工具栏的按钮，使选中的一段波形状态变为 创建的波形文件的名称必须与设计文件的名称相同，并且它们要保存在同一个子目录下。 successful 称确认后，系统生成元件 仿真。 四、功能仿真 （ ： (3)4 （allSelected (6)Ctrl （ （按照上述步骤对或门设计和封装） 5项，单击选择主菜单中的键，同时向下滚动鼠标滑轮，使窗口比例合适，拖动选择一段波形，使其被选中，然后单(7)89封装好半加器和或门后，把其添加到元件库中，再按照上述步骤进行全加器的设计和功能

4、 ）在选择）选择）选择 Waveform1.vwfFileListProcessingFileVector Waveform File按钮，在Save asCreat/Update Node Edit命令，接受默认名的波形文件左侧单击右键，选择Nodes FoundEnd TimeStart FinderSimulationCreat symbol Files for current files 按钮，打开。在出现的对话框中的选项，单击命令，列表中显示项目中的所有引脚节点。将所有节点都添打开对话框，hadder.vwf1命令。如果没有错误的话，弹出。采取同样的方法，将输入点都进行设置。OK按钮，组建一个，确定，存盘。在InsertTimeInsert 编辑框中输入，接受对话框内默认的名Waveform1.vwfFilter为了对设计进行仿真， Node 下拉列表中选择or 100Simulator Bus，单位 的波形（或直uswas 。 日 年 月 ： 批阅老师 页 共 页 第 学生实验报告 五、实验说明： 试验中利用了例化