2014年数字逻辑电路指导书.

1、实验一门电路逻辑功能及测试.实验目的1熟悉门电路逻辑功能2熟悉数字电路学习机使用方法二实验仪器及材料1 . DVCC-D2JH通用数字电路实验箱2 .器件74LS00二输入端四与非门1片74LS08二输入端四与门1片74LS86二输入端四异或门1片74LS32二输入端四或门1片三.实验内容测试门电路逻辑功能（例如 74LS00）VCC141、在实验板14引脚区找到与非门 74LS00芯片,按右图接线，输入端接K0 K 15（开关量输入端任意两个）,输出端接L 0L 15 （开关量输出任意一个将电平开关按下表置位，分别测出其逻辑状态.输入输出12Y000110112、按附录中引脚图接线，分别验证

2、或门74LS32、与门74LS08、异或门74LS86的逻辑功能3、信号对门的控制作用-TLnY禾U用与非门控制输出.用一片74LS00按图接线，S接任一电平开关，用发光二极管观察S对输出脉冲的控制作用.四实验报告1 按各步聚要求填表。2 回答问题：(1) 怎样判断门电路逻辑功能是否正常？(2) 与非门一端输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态 时禁止脉冲通过？实验二组合逻辑电路(半加器、全加器及逻辑运算)、实验目的1、掌握组合逻辑电路的功能测试2、验证半加器和全加器的逻辑功能二、实验器件74LS00二输入端四与非门1片74LS86二输入端四异或门1片74LS32二输入端四或门

3、1片74LS08二输入端四与门1片三、实验内容1、测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或,而进位Z是A、B相与。故半加器可用一个 集成异或门和二个与非门组成如右图(1) 在学习机上用异或门和与门接成以上电路。A、B接电平开关 Y、Z接电平显示。(2) 按下表要求改变 A、B状态，填表输入端A0101B0011输出端YZ2、测试全加器的逻辑功能。(1) 按右图接线，A、B、C接电平开关，SO、C接发光二极管(2) 按下表要求改变 A、B、C状态，填表ABCSOCO000001010011100101110111四、实验报告(

4、1) 按要求填表(2) 分析如何使用适当的门电路实现半加器与全加器的功能实验三译码器、数据选择器和总线驱动器、实验目的1、熟悉集成译码器。2、了解集成译码器应用。、实验仪器及材料74LS1383 8线译码器2片74LS153双4选1数据选择器1片74LS244单向三态数据缓冲器1片74LS245双向三态数据缓冲器1片74LS20四输入端二与门1片三、实验内容1、译码器功能测试、A1、74LS138（为=X时，图3.1为38线74LS138引脚图。表3.1为74LS138功能表，其中 A2 A0为地址输入端，丫丫7为译码输出端，S1、S2、S3为使能端。表3.1为 功能表，当S1= 1, S2

5、+ S3 = 0时，器件使能，地址码所指定的输出端有信号 0）输出，其它所有输出端均无信号（全为 1）输出。当S1 = 0, S2 + S3 或S1 = X, S2 + S3 = 1时，译码器被禁止，所有输出同时为 1。A0VccY0A1Y1A2Y2Y3Y4S3Y5S2Y6S1GNDY7+5V16115231045图3.13 8线译码器74LS138引脚图排列表3.1输入输出SS2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y710000011111111000110111111100101101111110011111011111010011110111101011111101110110

6、1111110110111111111102、用一片74LS138和适当的与非门实现全减器的功能(1) 写出全减器的真值表(2) 画出实现其功能的逻辑电路图3、用两片74LS138组合成一个416线译码器，理解3.2电路接线图，并进行实验验证逻辑功能Y8IY15nY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774LS1 38(1 )74L S138(2)Ao A1A2S1 S2 S3 | OOAo A1 A2S1 S2 S3+5VDo D1 D2D4图3.2 用两片74LS138组合成4/16译码器4、数据选择器的测试及应用(1) 将双4选1数据选

7、择器74LS153参照图3.3接线，测试其功能并填写功能表。(2) 用双4选1数据选择器74LS153实验全加器a写出设计过程b画出接线图161514131211 11019|Vcc 2S Ao 2D 3 2D2 2D1 2Do 2Q74LS1531A1 1D3 1D 2 1D1 1Do 1Q GND123!456781c验证逻辑功能图3.374LS153引脚功能SAAQ1XX0000D0001D010011D3输入输出5、总线驱动器74LS244、74LS245逻辑功能测试74LS244是8路3态单向缓冲驱动三态驱动器，分成两组，分别由控制端 其引脚图与功能表如下：，也叫做总线驱动门电路或线

8、驱动。它有8个1G和2G控制，可以增加信号的驱动能力，1G 11A1 -219K2Y4 3181YI1A2 4172A42Y3 5161Y21 A3674LS244 巧2A32Y2 7141Y31A4 813 12A22Y)1 9121Y4GND !0H2A1输入输出GAYLLLLHHHXZ74LS245为双向三态数据缓冲器，可以双向传输数据，具有双向三态功能,既可以输出，也可以输入数据，内部有16个三态驱动器，每个方向8个其中G为控制端，DIR端控制驱动方向。当G =0时：DIR=1数据方向从左到右（输出允许）DIR=0数据方向从右到左（输入允许）74LS245引脚图与功能表如下：报告输入数

9、据传送方向GDIRLLB t ALHA t BHX高阻状态四、实验1.画出实验内容要求的接线图2总结译码器和数据选择与总线驱动器的使用体会实验四 时序逻辑电路 触发器一、实验目的1、熟悉并掌握R-S, D触发器的构成，工作原理和功能测试方法2、 学会用D触发器构造寄存器、加 1、减1计数器的方法。二、实验器件74LS00二输入端四与非门1片74LS74双D触发器1片74LS112双下降沿JK触发器1片三、实验内容1、基本R-S功能测试：两个TTL与非门首尾相接构成的基本R-S的电路如图所示（1）试按下面的顺序在 Sd , Rd端加信号：观察并记录 Q、Q端的状态。将结果填入下表中，并说明其功能

10、?Sd =0Rd =1Sd =1Rd =1Sd =1Rd =0Sd =1Rd =1SdRdQQ逻辑功能01111011 i I n i其中:1D8D为8个输入端；1Q8Q为8个输出端G为数据打入端：当G为“ 1”是，锁存器输出状态（1Q8Q）同输入状态（1D8D ）当G由“ 1”变“ 0”，数据打入锁存器中。OE为输出允许端：当 OE =0时，三态门打开;当OE=1时，三态门关闭，输出呈高阻。其功能表如下:GOEDnQnHLHHHLLLLLXQXHXZ实验六 计数器MSI芯片的应用、实验目的学会正确使用计数器芯片，熟悉和了解其应用电路。、实验仪器及材料TTL 芯片：74LS160/161十进制

11、/十六进制同步计数器74LS00四2输入与非门74LS20四输入双与非门三、实验内容1、计数器芯片 74LS160/161功能测试 74LS160为同步十进制计数器，74LS161为同步十六进制计数器。带直接清除端的同步可预置数的计数器74LS160/161的逻辑符号如图6.1所示: S1 S2 QD QC QB QA Cr7 10LD CP D0 D1 D2 D32654374 LS160 /161Qcc图6.1 74LS160/161逻辑符号置数端LD清零端crS1S2工作方式端Qcc进位信号D0,D1,D2,D3数据输入端QD,QC,QB,QA数据输出端完成芯片的接线，测试74LS160

12、或74LS161芯片的功能，将结果填入表6.1中3、任意进制计数器设计方法CrS1S2LDCP芯片功能0XXXX1XX011111011X1X01X表 6.174LS160/74LS161 功能表；1&15采用脉冲反馈法（称复位法或置位法）。可用74LS160/74LS161组成任意模（M） 计数器。图A.B是用74LS161实现模6计数器的两种方案。图（A）采用复位 法。即计数计到 M异步清0。图（B）采用置位法。即计数计到 M-1异步置0。图A图B当实现十以上进制计数器时可将多片级连使用。图6.2是60进制计数的一种方案,两片74LS160芯片构成的同步六十进制计数电路如图6.2所示。（1

13、）按图接线。用点动脉冲作为CP的输入，74LS160（II）、（I）的输出端 QD、QC、QB、QA分别接学习机上七段LED数码管的输入端。观察在点动脉冲作用下，数码管显示的数字变化。（2）图6.2接线是否正确，若不正确如何改正，并分析为什么？图6.2六十进制计数电路3、除图6.2所示六十进制计数电路之外，请用两片74LS161芯片实现六十进制计数 电路试画出电路接线图，并用实验验证其功能。(12)附录IDVCC-D2J数字电路实验箱i(13) 电源：输入：AC 220V 二10%输出：DC 5V/3A, DC 士 12V/0.5A 单脉冲：有四路单脉冲电路，每路产生一个宽的正单脉冲和一个窄的

14、正单脉冲，其中二路在产生正脉冲的同时还产生一个负脉冲。宽单脉冲的和负脉冲的宽度与按下按键的时间一致,窄单脉冲宽度与输入的时钟信号相等。按下一个按键，能够在四个输岀上各产生一个窄单脉冲，四个单脉冲依次相差一个时钟周期。 固定脉冲：有 9路固定频率的方波 1HZ、10HZ、100HZ、1KHZ、10KHZ、50KHZ、100KHZ、 500KHZ、1MHZ 连续脉冲：可产生10HZ 10KHZ连续可调方波。 16位开关量输入区：可输出“0”“1”电平，同时带有电平指示，当开关置“1”电平时，对应的指示灯亮，开关置“ 0”电平时，对应的指示灯灭，开关状态一目了然。 16位开关量输出 区：由红、绿、黄

15、、白16只LED及驱动电路组成。当正逻辑“ 1”电平输 入时LED点亮，反之LED熄灭。 数字显示：由6位7段LED数码管及二一十六进制译码器组成。 供数字钟 日历等实验显示。 小喇叭及驱动电路。提供时钟报时、报警、音乐用等发声装置。 四组BCD码拨码盘，可产生四组 BCD码数字信号。 液晶显示频率计：用作频率测量。(11)分立元件区：提供电阻、电容接插区，方便扩展2 面包板：提供16只IC园孔插座(2只8芯，8只14芯，6只16芯，4只20芯)，另提供一 个40芯的锁紧插座，用于部分扩展实验，如A/D或D/A等。(13) 电位器组：内置 10K、22K、100K电位器，作可变电阻用。附录H

16、常用集成电路引脚图2. 74LS021. 74LS00Vcc 4B 4A 4Y 3B 3A 3YM411 |10|9一 8 ,piEpJ 匸T 1丨一 2卜LiH4 一 5 -67 -1A 1B 1Y 2A 2B 2Y GNDVcc 4Y 4B 4A 3Y 3B 3A1 卜 109 口 8 LI包廿5廿71Y 1A 1B 2Y 2A 2B GND3. 74LS04Vcc 6A 6Y 5A 5Y 4A 4Y1 _ 10 _ 9一 8 4-丄.2甘甘甘6一 7 一4. 74LS08Vcc 4B 4A 4Y 3B 3A 3Y12 11 _ 10 一 9 斗 8 .L2=TpJ6_ 7丁1A 1Y 2A 2Y 3A 3Y GND1A 1B 1Y 2A 2B 2Y GND5. 74LS206. 74LS32Vcc 2D 2C NC 2B 2A 2YP!11 _ 10 _9 一 8 *L 1 _ 2-寸5 -6 一 7 Vcc 4B 4A 4Y 3B 3A 3Y1A 1B NC 1C 1D 1Y GND1A 1