GPIO推挽输出和开漏输出详解

1、Push-Pull 推挽输岀输岀的器件是指输 岀脚内部集成有一 对互补的MOSFET 当 Q1 导通、Q2截止时输岀高电平；而当Q1截止导通、Q2导通时输岀低电平Open-Drain 开漏输出开漏电路就是指以MOSFET勺漏极为输出的电路。指内部输岀和地之间 有个N沟道的MOSFET(Q1)，这些器件可以用于电平转换的应用。输出电压由Vcc决定。Vcc可以大于输入高电平电压 VCC(up- translate )也可以低于输入高电平电压VCC(downtranslate )。Push-pull 输出，Open-drain 输实际上内部是用了岀，则是比两个晶体管push-pull 少(trans

2、istor )，了个 top某此处分别称为toptransistor ，老transistor 和只有那个外bottombottom的transistor 。通过transistor 。更开关对应的晶体(就像push-加管，输出对应的电pull 中的那透平。top样）当 bottom彻transistor 打开transistor 关的(bottom闭，则输岀为解transistor 关高电平。此处释闭），输出为高电没法输岀高电平；bottom平，想要输岀transistor 打开高电平，必须(top transistor外部再接一个关闭），输出低电上拉电阻平。Push-pull 即(pull

3、-up能够漏电流（sinkresistor ）。current ），又可Open-drain 只以集电流（source能够漏电流current ）。其也（sink许有，也许没有另current ），女口外一个状态：高阻果想要集电流抗（high（sourceimpedance）状current ），贝U态。除非Push-需要加一个上pull 需要支持额拉电阻。外的高阻抗状态，否则不需要额外的上拉电阻。常见的GPI0的模式可以配置为open-drain 或 push-pull，具体实 现上，常为通过配置对应的寄存器 的某些位来配置为 open-drain或 是push-pull 。当我们通过 CP

4、U去 设置那些GPI0的配置寄存器的某 位（bit ）的时候，其 GPIO硬件IC内部的实现是，会去打开或关 闭对应的 top transistor 。相应 地，如果设置为了 open-d模式的 话，是需要上拉电阻才能实现，也 能够输岀高电平的。因此，如果硬 件内部(internal )本身包含了对 应的上拉电阻的话，此时会去关闭 或打开对应的上拉电阻。如果 GPIO硬件IC内部没有对应的上拉 电阻的话，那么你的硬件电路中， 必须自己提供对应的外部(external )的上拉电阻。而 push-pull输出的优势是速度快， 因为线路(line )是以两种方式驱 动的。而带了上拉电阻的线路，即

5、使以最快的速度去提升电压，最快 也要一个常量的 RXC的时间。其 中R是电阻，C是寄生电容(parasitic capacitance ) ，包 括了 pin脚的电容和板子的电容。 但是，push-pull相对的缺点是往 往需要消耗更多的电流，即功耗相 对大。而open-drain所消耗的电 流相对较小，由电阻R所限制，而R不能太小，因为当输出为低电平的时候，需要sink更低的 transistor，这意味着更高的功耗。(此段原文：because thelower transistor has to sink that current when the output is low; that

6、means higher power consumption. ) 而 opendrain 的好处之一是，允许你 cshort (?)多个 open-drain 的 电路，公用一个上拉电阻，此种做 法称为wired-OR连接，此时可以 通过拉低任何一个10的pin脚使 得输出为低电平。为了输出高电 平，则所有的都输岀高电平。此种 逻辑，就是“线与”的功能，可以 不需要额外的门(gate )电路来实 现此部分逻辑。图表3 open-原理图图表 2 pushpull 原理图drain原理图图表4 open-功能优占八、(1 )可以吸电 流，也可以贯电 流；(2)和开漏 输出相比，push - pu

7、ll的高低电平 由IC的电源低定，不能简单的做逻辑操作等。(1)对于各种电压 节点间的电平 转换非常有 用，可以用于 各种电压节点的Up- translate 和 downtranslate 转 换(2 )可以将多个开漏输出的Pin脚，连接到一条线上， 形成“与逻 辑”关系，即“线与”功能，任意一个变低后，开漏 线上的逻辑就 为0 了。这也是 I2C , SMBus等总线判断总 线占用状态的 原理。（3）利 用外部电路的 驱动能力，减 少IC内部的驱 动。当IC内部MOSFE导通时，驱动电流 是从外部的VCC流经R pull-up ，MOSFE 到GND IC内部仅需很下的栅 极驱动电流。（4

8、）可以利用 改变上拉电源 的电压，改变传输电平：图 表 5 opendrain 输出电 平的原理IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2决定。这样我 们就可以用低 电平逻辑控制 输岀高电平逻 辑了。缺占八、一条总线上只能有一个 push-pull 输岀的器件；开漏Pin不连 接外部的上拉 电阻，则只能 输出低电平。 当输出电平为 低时，N沟道 三极管是导通 的，这样在Vcc和 GND之间有一个持续 的电流流过上 拉电阻R和三 极管Q1。这会 影响整个系统 的功耗。采用 较大值的上拉 电阻可以减小 电流。但是， 但是大的阻值 会使输出信号 的上升时间变 慢。即上拉电 阻 R pull-up 的阻值决定了 逻辑电平转换 的沿的速度 。阻值越大， 速度越低功耗 越小。反之亦 然。在CMOS!路里面应该叫CMO输出 更合适，因为在CMOS!面的 push特占八、pull输出能力 不可能做得双极那 么大。输岀能力看 IC内部输出极N 管P管的面积。push pull 是现在CMOS!路里面 用得最多的输岀级 设计方式。【open-drain 和 push-pull 的总结】对于GPIO的模式的设置，在不考虑是否需要额外的上拉电阻的情况下，是设置为open-drain还是push-pull，说到底，还是个权衡的问题：如果你想要电平转换速度快的话