ch05ic有源元件与工艺流程

1、东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 ? ? 集成电路设计基础 王志功王志功 东南大学东南大学 无线电系无线电系 20042004年年 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 第五章第五章 IC IC有源元件与工艺流程有源元件与工艺流程 5.1 概述 5.2 双极性硅工艺 5.3 HBT 工艺 5.4 MESFET 和HEMT工艺 5.5 MOS 工艺和相关的VLSI工艺 5.6 PMOS 工艺 5.7 NMOS工艺 5.8 CMOS 工艺 5.9 BiCM

2、OS工艺 2 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 第五章第五章 ICIC有源元件与工艺流程有源元件与工艺流程 5.1 概述 IC材料、工艺、器件和电路 材料、工艺、器件和电路 材料材料工艺工艺 Si-Bipolar NMOS CMOS Silicon 硅硅 BiCMOS Si/Ge MESFET GaAs 砷化镓砷化镓 InP 磷化铟磷化铟 HEMT HBT HEMT HBT 表 5.1 器件器件 D, BJT, R, C, L D, NMOS, R, C D, P/N-MOS, R, C D, BJT, P/N-MOS,

3、 R, C D, HBT/HEMT D, MESFET, R, C, L D, E/D-HEMT, R, C, L D, HBT, R, C, L D, HEMT, R, C, L D, HBT, R, C, L 电路形式电路形式 TTL, ECL,CML NMOS, SCFL CMOS, SCFL ECL, CMOS ECL/SCFL SCFL SCFL ECL, CML SCFL, CML ECL, CML 电路规模电路规模 LSI VLSI ULSI, GSI VLSI,ULSI LSI LSI, VLSI LSI, VLSI MSI, LSI MSI MSI 3 东东? ?南南? ?大

4、大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 图5.1 几种IC工艺速度功耗区位图 4 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.2 双极性硅工艺双极性硅工艺 ?早期的双极性硅工艺：NPN三极管 B pn-Isolation p+n- p E n+ n+ Buried Layer p- C n+ Metal SiO2 pn-Isolation p+ 图5.2 5 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.2 双极性硅

5、工艺双极性硅工艺 ?先进的双极性硅工艺：NPN三极管 图5.2 6 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.3 HBT工艺 工艺 (a) (b) 图5.3 GaAs HBT的剖面图(a)和能带结构(b) 7 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.4 MESFET和 和HEMT工艺工艺 ?GaAs工艺：MESFET 图5.4 GaAs MESFET的基本器件结构 8 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路

6、路?研研?究究?所所 ?GaAs工艺：HEMT 图5.5 简单HEMT的层结构 9 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 ?GaAs工艺：HEMT工艺的三明治结构 图5.6 DPD-QW-HEMT的层结构 10 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 Main Parameters of the 0.3 mm Gate Length HEMTs HEMT-Type Parameters E-HEMT 0.05 V 200 mA/mm (V gs = 0.8

7、V) 500 mS/mm D-HEMT -0.7 V 180 mA/mm (V gs = 0 V) 400 mS/mm V th I dsmax G m R s 0.6 W mm 45 GHz 0.6 W mm 40 GHz 11 f T 表 5.2 : 0.3 mm 栅长HEMT的典型参数值 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 与Si三极管相比，MESFET和HEMT的缺点为: ?跨导相对低; ?阈值电压较敏感于有源层的垂直尺寸形状和 掺杂程度； ?驱动电流小 ?由于跨导大，在整个晶圆上，BJT的阈值电 压变化只有几毫伏

8、，而MESFET，HEMT要 高十倍多。 12 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.5 MOS 工艺和相关的工艺和相关的VLSI工艺工艺 13 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 图5.7 MOS工艺的分类 14 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 认识MOSFET Gate S G Poly D Oxide n+ Leff LDrawn n+ SourceDrain p-su

9、bstrate LD n+n+ W 线宽(Linewidth), 特征尺寸(Feature Size)指什么？ 15 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 MOS 工艺的特征尺寸 (Feature Size) ?特征尺寸: 最小线宽 ? 最小栅长 图 5.8 16 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.6 PMOS 工艺工艺 5.6.1 早期的铝栅工艺早期的铝栅工艺 ?1970年前，标准的MOS工艺是铝栅P沟道。 图 5.9 17 东东? ?南南? ?

10、大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 铝栅铝栅PMOS工艺特点：工艺特点： l 铝栅，栅长为20mm。 l N型衬底，p沟道。 l 氧化层厚1500 ?。 l 电源电压为-12V。 l 速度低，最小门延迟约为80?100ns。 l 集成度低，只能制作寄存器等中规模集成 电路。 18 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 Al栅MOS 工艺缺点 ?制造源、漏极与制造栅极采用两次掩膜步 骤不容易对齐。这好比彩色印刷中，各种 颜色套印一样，不容易对齐。若对不齐， 彩色图象就很难看。

11、在 MOS工艺中，不对 齐的问题，不是图案难看的问题，也不仅 仅是所构造的晶体管尺寸有误差、参数有 误差的问题，而是可能引起沟道中断，无 法形成沟道，无法做好晶体管的问题。 19 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 Al栅MOS 工艺的栅极位错问题 图 5.10 20 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.6.2 铝栅重叠设计铝栅重叠设计 ?栅极做得长，同S、D重叠一部分 图 5.11 21 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光

12、?电电?集集?成成?电电?路路?研研?究究?所所 铝栅重叠设计的缺点铝栅重叠设计的缺点 l CGS、CGD都增大了。 l 加长了栅极，增大了管子尺寸，集成 度降低。 22 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让 D，S和 G三个区域一次成形。这种方法被称为 自对 准技术。 23 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.6.3 自对准技术与标准硅工艺自对准技术与标准硅工艺 ? ? ? 197

13、0 年，出现了硅栅工艺。 多晶硅Polysilicon，原是绝缘体，经过重扩散， 增加了载流子，可以变为导体，用作电极和电极 引线。 在硅栅工艺中，S，D，G是一次掩膜步骤形成的。 先利用光阻胶保护，刻出栅极，再以多晶硅为掩 膜，刻出 S，D区域。那时的多晶硅还是绝缘体， 或非良导体。经过扩散，杂质不仅进入硅中，形 成了S和D，还进入多晶硅，使它成为导电的栅 极和栅极引线。 24 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 标准硅栅标准硅栅PMOS工艺工艺 图 5.12 25 东东? ?南南? ?大大? ?学学 射射?频频?与与?

14、光光?电电?集集?成成?电电?路路?研研?究究?所所 硅栅工艺的优点：硅栅工艺的优点： l 自对准的，它无需重叠设计，减小了 电容，提高了速度。 l无需重叠设计，减小了栅极尺寸，漏、 源极尺寸也可以减小，即减小了晶体 管尺寸，提高了速度，增加了集成度。 l增加了电路的可靠性。 26 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.7 NMOS 工艺工艺 由于电子的迁移率me大于空穴的迁移率mh， 即有me?2.5mh, 因而， N沟道FET的速度将比P 沟道FET快2.5倍。那么，为什么 MOS发展早 期不用NMOS工艺做集成电路

15、呢？问题是 NMOS 工艺遇到了难关。所以, 直到1972年突 破了那些难关以后, MOS工艺才进入了NMOS 时代。 27 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.7.1 了解了解NMOS工艺的意义工艺的意义 目前CMOS工艺已在VLSI设计中占有压倒一切的优势 . 但了解NMOS工艺仍具有几方面的意义: l CMOS工艺是在PMOS 和NMOS工艺的基础上发展起 来的. l 从NMOS工艺开始讨论对于学习CMOS工艺起到循 序渐进的作用. l NMOS 电路技术和设计方法可以相当方便地移植到 CMOS VLSI 的设计

16、. l GaAs逻辑电路的形式和众多电路的设计方法与 NMOS 工艺基本相同. 28 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.7.2 增强型和耗尽性增强型和耗尽性MOSFET (Enhancement mode and depletion mode MOSFET) FET（Field Effect Transisitor ） ? ? ? ? 按衬底材料区分有Si, GaAs, InP 按场形成结构区分有 按载流子类型区分有 按沟道形成方式区分有 J/MOS/MES P/N E/D 29 东东? ?南南? ?大大? ?学学

17、射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 E-/D-NMOS 和E-PMOS的电路符号 Enhancement NMOS Depletion Enhancement 图 5.13 30 NMOSPMOS 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 E-NMOS 的结构示意图 (增强型VD=0V, V gs=Vsb=0V) 图5.14 E-NMOS的结构示意图 31 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 D-NMOS 的结构示意图 (

18、耗尽型VD=0V, V gs=Vsb=0V) 图5.14 D-NMOS的结构示意图 32 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 E-PMOS 的结构示意图 (增强型 VD=0V, V gs=Vsb=0V) 图5.14 E-PMOS的结构示意图 33 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.7.3 E-NMOS 工作原理图工作原理图 VgsVt ，Vds=0V 图5.15 不同电压情况下E-NMOS的沟道变化 34 东东? ?南南? ?大大? ?学学 射射

19、?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 E-NMOS 工作原理图工作原理图 VgsVt ，VdsVt ，VdsVgs-Vt 图5.15 不同电压情况下E-NMOS的沟道变化 36 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.7.4 NMOS 工艺流程工艺流程 图5.16 NMOS工艺的基本流程 37 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 表表5.3 NMOS的掩膜和典型工艺流程的掩膜和典型工艺流程 Mas k 确定对象 出发点 1

20、 有源区 工艺流程 P型掺杂硅晶圆(?=75-200mm) ， 生长1mm厚氧化层, 涂 感光胶 (Photoresist) 紫外曝光使透光处光胶聚合 , 去除未聚合处(有源区)光 胶, 刻蚀(eching)氧化层, 薄氧化层(thinox)形成, 沉淀 多晶硅层, 涂感光胶 曝光, 除未聚合光胶, 耗尽型 NMOS有源区离子注入, 沉淀多晶硅层, 涂感光胶 2 3 离子注入区 多晶硅线条图曝光, 除未聚合光胶, 多晶硅刻蚀, 去除无多晶硅覆盖 形的薄氧化层，以多晶硅为掩膜进行 n扩散，漏源区相 对于栅结构自对准，再生长厚氧化层 , 涂感光胶 接触孔窗口 (Contacts cut) 曝光,

21、除未聚合光胶 , 接触孔刻蚀, 淀积金属层, 涂感 光胶 4 5 6 金属层线条图曝光, 除未聚合光胶 , 金属层刻蚀, 钝化玻璃层形成, 形涂感光胶 曝光, 除未聚合光胶, 钝化玻璃层刻蚀焊盘窗口 (Bonding pads) 38 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 图5.17 NMOS反相器电路图和芯片剖面示意图 39 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.8 CMOS 工艺工艺 ?进入80年代以来，CMOS IC以其近乎零的 静态功耗而显示出

22、优于NMOS，而更适于制 造VLSI电路，加上工艺技术的发展，致使 CMOS 技术成为当前 VLSI电路中应用最广 泛的技术。 40 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.8.1 1 ?Poly-, P阱 CMOS工艺流程 图 5.18 41 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 表5.4 一层多晶硅,一层金属, n型衬底CMOS的掩膜和典型工艺流程 掩 模 确定对象工艺流程 衬底准备: 形成厚氧化层,涂感光胶 (Photo resist) 1 2 3

23、 4 5 6 7 8 p阱的区域 厚氧化层刻蚀(eching),p阱扩散(diffusion),涂感光胶 薄氧化层(thinox)区域 厚氧化层刻蚀,薄氧化层形成, 沉淀多晶硅层, 涂感光 胶 多晶硅线条图形 p扩散区 n扩散区 接触孔窗口 (Contacts cut) 金属层线条图形 焊盘窗口 (Bonding pads) 薄氧化层刻蚀 利用p+ mask 正片(positive)进行p扩散 利用p+ mask 负片(negative)进行n扩散, 涂感光胶 接触孔刻蚀, 形成金属层, 涂感光胶 金属层刻蚀, 钝化玻璃层形成, 涂感光胶 钝化玻璃层刻蚀 42 东东? ?南南? ?大大? ?学学 射射?频频?与与?光光?电电?集集?成成?电电?路路?研研?究究?所所 5.8.2 典型典型1P2M n阱阱CMOS工艺主要步骤工艺主要步骤 形成n阱