电子时钟论文参考

1、广东农工商职业技术学院毕业论文（设计）题 H简易电子时钟设计专 业通信技术年级班级指导教师目录第一童引言、课题的研究意义4二、本论文的目的、内容 4第二童硏究现状及设计目标4、相近研究课题的特点及优缺点分析4_、现行硏究存在的I可题及解决方法6三、设计目标6第三童要解决的几个关键问题6、电路难点6二、实际操作难点7第四童系统结构与模型7设计算法描述7第五童系统实现技术8分模块详述系统各部分的实现方法8（-）时钟脉冲电路及分频电路8（二）六十进制电路8（三） 二十四进制计数器电路9（四）译码和驱动显示电路 10（五） 校分电路11（六）设计总电路图11第六童性能测试与分析 12、仿真过程与结果1

2、2二、测试分析12第七章结束语12心得体会13致谢14参考文献14简易电子时钟设计通信技术1班 叶劲柏摘要如何设汁好并制作出一个电子实物，既是考验我们的智慧，更是考验我们的能力。毕业设计对我们来说, 其不仅是一个单纯的课后实践，更是一个交流和动手的平台。通过这个平台，我们能够把课堂上的知识和实 际应用结合起来，从而得岀新的结论和结果。通过合理地运用晶振电路、汁数器、数码管等元件，设计并制作 出电子时钟，是我们这次设计中的重点。设计中应用到了晶振电路和讣数器电路,在实际应用中具有良好的扩 展性和稳泄性。为设讣提供了很好的基础。实践是检验頁理的唯一标准。所以通过这次的毕业设讣，我们可以 从中更好地

3、理解电子电路和时钟电路的实际应用情况,更能从中发现并解决课堂上理论知识出现的疑点难点。关键i司:脉冲信号 晶振计数器七段数码管数字电路第一章一、课题的研究意义我们专业需要对电子电路有一定的了解，我们选择的这个课题是电子时钟设计，这个课题 的难度是要理解并熟悉电路的基本知识，掌握组合逻辑电路、时序逻辑电路及数字逻辑电路的 设计、安装、测试方法，从而巩固我们在课堂上所学的知识，并且能够提高我们对实际电路的分 析和解决能力。二、本论文的目的、内容在今天这个高效率的社会，我们每天都要用到电子时钟。其重要性是显而易见的。我们选 取的这个课题就是对电子时钟进行研究、设计与制作。我们希望通过这次的设讣和制作

4、,达到以 下日的：（一）在设计和制作过程中，可以充分发挥我的动手能力，也能够锻炼我们毕业后解决实际 问题的能力。（二）在制作过程中，我们也会去翻阅大量的书籍和资料，对资料进行整理和分析，有利于 发挥我的分析能力和动手能力。（三）分组合作也能够增强我们的团队合作意识，对以后进入社会有很好的学习作用。（四）提高我们对电子电路的熟悉程度。我们的设计内容主要是运用晶体振荡电路和计数器制作电子时钟。采用全硬件的方法进行制作，设计一个显示时、分、秒的电子时钟。第二章一、相近研究课题的特点及优缺点分析电子时钟总的来说有三种做法：方法一：晶振电路运用5 1系列单片机制作电子时钟，其结构图如下:开关电路AT89

5、C51单片机电于时钟给构圈电源这种制作电路比较简单，直接用单片机编程控制输出时钟信号，使用的硬件比较少,如果量 产比较节省成本。但是其设计需要熟悉单片机编程，还需要用到烧录设备，所以这种方法不适 合我们使用。方法二：运用5 5 5多谐振荡电路产生时钟脉冲，经过60进制讣数器和2 4进制计数器分别输岀秒 信号、分信号和时信号,再输出数码管显示。这种方法设讣起来比较简单可行，需要基本的电路 知识。但是其输出的信号误差比较大,其脉冲上跳沿和下跳沿的调整比较难调，如果汁算产生了 误差，那么产生的脉冲也会产生误差，所以这种方法也不适用。其电路结构如下：方法三：利用晶振产生时钟脉冲,再通过分频电路产生1H

6、z的脉冲，输入60十进制和24进制讣数器 产生秒、分、时信号,再通过数码管显示。这种方法跟笫二种方法差不多，但是这种方案使用了 晶振电路，相对于用555多谐振荡电路产生的时钟脉冲精确度大大增加了，所以我们采用了这种 设计方案。二、现行研究存在的问题及解决方法如果直接用51单片机设计，在sc a n中延时时间会变少，后儿位数码管会变暗，但是可以通 过外中断0和1来调节其延迟的缺点。如果单片机使用的是片内振荡器，则可能引起震荡的精 确度不高,所以应该使用外部晶振震荡，提高精度。如果使用5 55定时器制作，由于其上下路电平不一样，所以会在输出震荡的时候由于上跳沿 和下跳沿的频率不同而引起误差，所以需

7、要增加二极管和通过调节电阻的阻值来调节其频率同 步，当其占空比为50%，这时t l=t2,其输出上跳沿和下跳沿一样的方波，这时输出脉冲稳定。三、设计目标本课题设计的LI标是一个能显示时、分、秒的时钟，外加一些控制电路，能够实现时间的误 差控制和调节。第=章-=F-、电路难点对于晶振电路中，因为其输出的频率比较高,所以需要使用较多级的分频。在我们的设计中， 用了 14级的2分频CD406 0和一个2分频CD4 5I 8分出1Hz的秒脉冲。因为要产生6 0秒的秒信号和分信号，所以要用到60进制的计数器，但是用一个讣数器比较 难实现，用7 4LS90加上74LS92就可以组成一个60进制的计数器。而

8、小时信号可以用到两个 74 L S 161构成24进制输出时信号。从一个1 6 I的二位和另一个161的四位的输出端连接与 非门对16 1置零，可以实现24循环。二、实际操作难点采用晶振电路设计电子时钟，其优点就是振荡频率稳定，误差非常小，儿乎可以忽略。当然, 也存在一定的缺点，因为晶振电路一旦制作完成，就不能任意改变频率，还有山于晶振的震荡频 率比较大，所以需要用到多级的分频电路。而且晶振内部比较脆弱，反接和在焊接过程中可能山 于过热导致容易损坏晶振。所以我们需要在设讣初就要对晶振电路进行精确的计算。设讣使用 的是3 2 768Hz的晶振，然后经过14级得2分频和1级2分频,输出秒脉冲。再就

9、是焊接的过 程中注意保护电路，不能让电路受到太大的电压输入,还有就是在焊接过程中防止元器件过热而 导致元器件烧坏。第四章设计算法描述因为用到的是晶体振荡器，输出3 2768Hz的高频率信号，要将其分频为1Hz的分频倍数为 3276 8 (215),g|J实现该分频功能的计数器相当于13级2进制计数器。从尽量减少元器件数量的 角度来考虑,这里可选多极2进制计数电路CD4 0 6 0和CD4 5 1 8来构成分频电路。因为CD4 0 60包含了振荡电路所需要的非门，所以能够省去一些元件oCD4060可以把2768H z的信号分 频为2Hz ,再用CD4518把2 Hz分频成1 Hz。7 4LS90

10、和74LS9 2构成60进制计数器，当二一五-十进制计数器7 4LS 9 0输出Q0和输入 B相接，构成8 4 2 1 BCD码计数器，当输出1 0 01时，计数器将置零重新计数，并将Q 3端输出一 个低电平给74LS92的CPA输入端提供计数信号。当7 4LS 9 2计数到6的时候在进行翻转, 所以两个计数器构成了 60进制。用两个7 4 LS161构成2 4小时信号，当两个161输出为2 4时，从十位输出的2和个位输出 的4位信号经过一个与非门送入到两个计数器的同步置零端翻转重新计时。第五章分模块详述系统各部分的实现方法（一）时钟脉冲电路及分频电路RSRTt34567S9123TCCMR晶

11、振电路框图通过使用3 2 768Hz的晶振和等效电容组成晶体振荡电路，输出32768Hz的脉冲，再经过CD4 0 60分成2Hz的信号。因为CD4 0 6 0计数为14级2进制计数器,可以将3 27 6 811 z的信号 分频为2 Hz,其内部框图如下：QuCD40 6 0内部框图图中可以看出,CD4 0 60的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功 能。再经过CD4 5 18的2分频分成1Hz的秒信号输出。（二）六十进制电路六十进制分、秒信号电路框图如上图所示,用一个74LS90和74 LS92构成六十进制电路，做成秒电路和分电路，首先 是用了一个二一五-十计数器74LS9

12、 0计数到个位的9后翻转并输出一个低电平到二-六一十二 进制的计数器74LS92输出秒位的十位6 ,就构成了分和秒所需要的六十进制加法计数器电路。（三）二十四进制计数器电路二十四进制小时信号逻辑电路图如下：二十四进制计数器我们用了 74LS161来制作，通过经过分计数器输岀的低电平接一个非门 输出高电平送入二十四进制的74LS161的脉冲输入端，然后二十四进制计数器开始讣数。当整个 电路计时到2 4的时候，从十位的Q1和个位的Q 2共同输出一个高电平，通过一个与非门输出低 电平，再输入两个7 4 LS161的清零端清零重新开始计数。（四）译码和驱动显示电路rjLa6* g o a 亠心 OQ

13、O O C? O O71LS48CM*aTiat g Q a uj 4 q O O O G C O O74LSiS託1-1 一000: o昼gr-nJ1共阴极7段数码管驱动电路译码和驱动显示电路是山译码器74LS48和共阴极七段数码管共同组成。译码电路的功能 是将秒”、分”、时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数 码管的译码器常用的有74LS48。7 4LS4 8是BCD7段译码器，其输出是0C门输出且低电平 有效，专用于驱动LED七段共阴显示数码管。由“秒”、“分”、“时”输出的信号经过7 4LS48的译码，变成8 4 21BCD码输入到相应的数码管显示出相应的数

14、字。然后再用数码管接地，数码管 正常工作。其连接电路图如下所示：7段数码管连接电路框图（五）校分电路为了使电路易于控制，所以我们就在电路中增加了一个校分电路，其电路图如下:校分电路上面的校分电路中，山一个双开关进行分钟的校对，开关闭合的时候,送出一个电平道分输入端口，进行调整分钟。（六）设计总电路图ZL,432? u-* n i. 、厂 luwi-匸Tlt43oL*G 卜EH :-f.上86 888 切C32 22 HzlkTHCT1USPruse5388883&gTWW1:J-G asaa zSls“152oMOo$bTh1K5J一、仿真过程与结果3388SSgris?o OQ冬兀、f “F

15、R2 卜卜?a522-S时钟电路总设计图第六章时钟仿真结果图通过使用professiona 1仿真软件对电路进行仿真，能够成功地输岀1 H z的脉冲信号，能够显示时、分、秒，并进行计数转换。通过增加的校时电路能够正确地调校分信号。说明这次 的设计是成功的。从晶振电路输出地脉冲信号为:1H z脉冲信号输出二、测试分析在焊接过程中，我们一边焊接一边进行测试，山于采购的芯片芯片厂家都不同，所以规格不 一样，在电路中的兼容性可能会产生一点差别。而且我们在软件上进行的仿真由于没有提供详 细的电压和电流，所以在电源的取舍上耗费了我们很多的时间。通过实验,我们确定了电路稳定 工作时候电源的电压为5v左右。过

16、高的电压可能会导致整个电路烧坏，而低电压会导致电路上 的晶振电路不起振，严重还会使芯片烧坏，从而破坏整个电路板。在焊接中，山于电路板的面积 限制，我们放弃了原来设计时候采用的校时电路，并简化了电路图，使电路板能够清晰，便于在 发生问题的时候能够容易找出问题的原因。因为晶振电路使用的是不可调电容，所以不能对晶振电路的输出脉冲进行微调，所以整个电 路会产生一点误差。经过测试后，电路能够顺利输出时钟信号，并能够正确讣数并显示时分秒。 总的来说，这次的制作是成功的。第七章心得体会在这次的设计过程中，通过大量的查找和动手，我对自己的专业知识得到了更进一步的扩 展。设讣中涉及了各方面的知识，其中有电子电路

17、、电工基础知识。通过课堂上的学习和累积, 加上对课外的知识的涉取和消化，变成自己适用的知识。使我在分析问题、解决问题和实际动手 等能力方面得到了锻炼和提高。对于这些能力的培养，对我以后将有很大的帮助，因为理论教学 与实践性教学环节必须密切联系、互相配合，才会取得比较好的效果，所以对于这次的设计实 践，我觉得是一次非常珍贵的机会，对于我们提高对课程知识的理解也有很大的帮助。虽然这次设计用到了学过的讣数器、译码器和晶振电路等，但是山于平时学习上掌握得不 够牢固，所以在设计的时候还是觉得很吃力，通常一个芯片，一个电路问题都要和组员讨论上很 久，但是我们都能解决这些问题。这次的设讣使我懂得了很多芯片在实际应用中的作用，还有对 于芯片的功能和数字电路的设计，使我对电子电路有了一个比较深刻的理解。因为在设计过程中运用到了仿真软件，也能熟悉地运用软件对硬件电路进行模拟仿真，为设 计提供了很大的便利，同时也简化了设计过程中对电路的验证时间，提高了设计的效率。有付出就会有收获，这是我的第一个设计实践，所以我把它当成一个很好的锻炼机会，也花 费了很多心思去做。曾经在制作过程中我想到了放弃,但是同学们的关心和帮助给了我很大的动 力，促使我最终还是完成了整个作品。所以觉得收获还