常见组合逻辑电路

1、12- 1第十章第一节常见的组合逻辑电路共4页脉冲与数字电路课程教案序号：12教学内容：第十章 组合逻辑电路第一节 常见的组合逻辑电路目的与要求：掌握简单组合逻辑门电路符号和输入/输出关系； 理解加法器、比较器、编码器和译码器的输入/输出关系。重点与难点：与非、或非、与或非及异或门电路符号及对应的逻辑函数关系其它组合逻辑电路的分析方法课 型：讲解教学方法：用图示法表现组合逻辑门电路同基本逻辑门电路之间的联系；用真值表说明 组合逻辑电路的功能。教 具：组合逻辑电路教学挂图时间分配：导入5分，组合逻辑门电路 30分，其它组合逻辑电路 50分（其中，加法器 10分，比较器15分，编码器10分，译码器

2、15分），小结与作业布置 5分。教学进程：V导入复习：（提问）1、什么是门电路？常用的基本逻辑门电路有哪几种？2 、什么是正逻辑和负逻辑？（引言）用门电路可以组成各种复杂的逻辑电路来模拟不同的逻辑函数关系，这些逻辑电 路分成两大类：组合逻辑电路和时序逻辑电路。V正课第十章 组合逻辑电路概述：什么是组合逻辑电路？电路的输出只与该时刻的输入信号有关，而与电路原来的状态无关； 组合逻辑电路由逻辑门电路组成，且不含任何形式的信号回授（即反馈）。基本逻辑门电路就是最基本的组合逻辑电路。第一节 常见的组合逻辑电路一、简单组合逻辑门电路概述：有与非门、或非门、与或非门和异或门等。1 与非门电路_电路符号：A

3、 &逻辑函数：F= ABB 一真值表：（略）2 或非门电路-7 -电路符号：逻辑函数：F= A + B真值表：（略）3.与或非门电路电路符号：A,11AB IF,1ABF逻辑函数：F= AB + CD4异或门电路电路符号：AnA = 1FB逻辑函数:F= AB + AB = A B （推导逻辑关系）真值表：（略，强调其异或的含义）、其它组合逻辑电路1加法器加法器的基础是一位加法器，一位加法器有半加和全加两种。（1）半加器 只实现本位相加（不计算低位向本位的进位，也不向高位进位）由真值表可知，异或门就能完成半加器功能。（2）全加器 实现本位和低位进位三者相加，并向高位进位（即有A BS0 000

4、 111 011 10半加器真值表三个输入端，两个输出端）全加器真值表:全加器本位和 Si和进位G的逻辑表达式:Si = Ci-1 （Ai Bi）Ci = AiBi + Ci-1（Ai Bi）电路实现：Si由两个异或门组成，Ci由一个异或门、一个与或非门和一个非门组成。（学生练习）全加器的逻辑符号:2比较器Ci_FAAiBiSiCiCi- 1 Ai BiSi Ci0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1全加器真值表（1） 一位同比较器 只判断两个一位二进制数是否相等的逻辑电路,它是多位比较器的同比较器真值表

5、基础。一位同比较器的真值表：相等时为1，不等时为0。正好同异或门相反。一位同比较器的逻辑表达式：Gi = Ai Bi或Gi = AB + ABABF一位同比较器的电路实现：可以用异或门和非门实现，或称为异或 非门。也可用同或门电路来实现。AB一 F异或非门符号AiBiLi（Bi 小）Mi（Bi 大0000010110101100大小比较器真值表(2)一位大小比较器与同比较器相比，大小比较器有两 个输出端，分别表示 A B或Av B。一位大小比较器的真值表：Ai Bi时Li为1, Mi为0;Ai v Bi 时 Li 为 0, Mi 为 1 ; Ai= Bi 时 Lj 和 Mi 均为 0。 一位大

6、小比较器的逻辑表达式：Li = AiBi, Mi = AiBi一位大小比较器的电路实现：LiMi相当于在异或门中去掉了右面的或门。00”表示A, “ 01”表示B ,B1B0A00B01C10D11B0B11 1 1BC D3 编码器一种多输入端和多输出端的组合逻辑电路。作用是把要传送的信息编制成二进制码信号。其电路根据编码的要求不同而不同。举例：将A、B、C、D四个人编成两位二进制码，即用“10”表示C, “11 ”表示D。其编码真值表可以表示成：由此得到编码器的逻辑表达式：(注意B0和B1取“1”值项的和)B0= B+ DB1= C + D由于A、B、C、D中只有一个且必有一个取值为“1”

7、，得到的就是取值为“ 1”项的编码。有关的编码电路如右图所示。4 译码器译码是编码的逆过程。常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。按二进制数的大小把二进制码译成有序的对应状态，称为二进制译码。如上例中将二 进制编码BiBo译成对应的A、B、C、D的取值状态，就属于二进制译码。上例中的译码真值表：A = B1B0ABCDB = B1B0Bo0101C= B1B0B10011D = B iBoAE3cDLI1-1&B1Bo而与电路原来状态无关的逻有关的译码电路：学生练习：当 BiBo= 00, BiBo= 01, BiBo= 10 和 BiB。 =11时，A、B、C、D端的输出分别为什么电平？除基本逻辑门电路外，还有与非小结：组合逻辑电路是一种输出只与该时刻的输入信号