04[1].微机接口_第四章

1、 存储器概述存储器概述 半导体存储器半导体存储器 存储器与存储器与CPU的连接的连接 存储器的工作原理存储器的工作原理 了解存储器的工作原理和外部特性了解存储器的工作原理和外部特性 掌握微机中存储系统的结构掌握微机中存储系统的结构 学会利用现有的存储器芯片构成所学会利用现有的存储器芯片构成所 需内存系统。需内存系统。 4.1 存储器概述存储器概述 存储器是计算机系统中具有存储器是计算机系统中具有记忆功能记忆功能 的部件，它是由大量的的部件，它是由大量的记忆单元记忆单元(或称基本或称基本 的存储电路的存储电路)组成的组成的, 用来存放用二进制数用来存放用二进制数 表示的程序和数据。表示的程序和数

2、据。 记忆单元是一种能表示二进制记忆单元是一种能表示二进制“ “ 0 ”0 ”和和 “1”1”的状态并具有记忆功能的的状态并具有记忆功能的物理器件物理器件，如，如 电容、双稳态电路等。一个记忆单元能够存储电容、双稳态电路等。一个记忆单元能够存储 二进制的一位。由若干记忆单元组成一个存储二进制的一位。由若干记忆单元组成一个存储 单元、一个存储单元能存储一个单元、一个存储单元能存储一个字字，字有，字有4 4位位 、8 8位、位、1616位等称之为字长，字长为位等称之为字长，字长为8 8时，称一时，称一 个个字节字节。 速度快速度快 容量小容量小 速度慢速度慢 容量大容量大 寄存器寄存器 内部内部C

3、ache 外部外部Cache 主存储器主存储器 辅助存储器辅助存储器 大容量辅助存储器大容量辅助存储器 CPU 存储器操作：存储器操作： 读操作，非破坏性。读操作，非破坏性。 写操作，破坏性。写操作，破坏性。 存储器的职能：存储器的职能： 信息交换中心。信息交换中心。 数据仓库。数据仓库。 一、存储器分类一、存储器分类 1. 1. 内部存储器内部存储器( (内存或主存内存或主存) ) 功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。 特点特点：CPU可以直接访问并与其交换信可以直接访问并与其交换信 息，容量小，存取速度快。息，容量小，存取速度快。 2. 2. 外存储器外

4、存储器( ( 外存外存) ) 功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。 特点特点：CPU不能直接访问，配备专门设不能直接访问，配备专门设 备才能进行交换信息，容量大，备才能进行交换信息，容量大， 存取速度慢。存取速度慢。 目前，存储器使用的存储介质有半导体器件目前，存储器使用的存储介质有半导体器件 ，磁性材料，光盘等。由于半导体存储器具有存，磁性材料，光盘等。由于半导体存储器具有存 取速度快、集成度高、体积小、功耗低、应用方取速度快、集成度高、体积小、功耗低、应用方 便等优点，一般把半导体存储器芯片作为内存。便等优点，一般把半导体存储器芯片作为内存。 在此我

5、们只讨论在此我们只讨论半导体存储器半导体存储器。 半 导 体 存 储 器 静态随机SRAM 动态随机DRAM 一次性编程 PROM 可擦除 EPROM 紫外光擦除 UREPROM 电擦除 EEPROM 读写存储器 RAM 只读存储器 ROM 双极型 MOS 掩膜ROM 可编程ROM 图4.2 半导体存储器分类 static静态的，dynamic动态的，programmer编程 二、半导体存储器的组成二、半导体存储器的组成 半导体存储器由地址寄存器，译码电路、存储体、半导体存储器由地址寄存器，译码电路、存储体、 读读/写控制电路、数据寄存器、控制逻辑等写控制电路、数据寄存器、控制逻辑等6个部分组

6、成。个部分组成。 AB DB 启动片选读/写 图图4.3 4.3 存储器的基本组成存储器的基本组成 (1) 单译码方式单译码方式 Ap-1Ap-2A1A0 N 取 1 译 码 器 基本存储电路 p个输入 M 位位 位位 线线 D0 D1 DM1 N根字线根字线 N=2p 个地址个地址 W0W1 选中的字线 输出M位 Wn-1 输 出 缓 冲 放 大 器 图4.4 单译码寻址示意图 (2) 双译码方式双译码方式 A0 A1 A2 A3 A4 X0 X31 . W0,0 W31,0 W0,31 W31,31 Y0Y31 基本存储电路 R/W控制 Y(列)地址译码及I/O控制 数据输入 数据输出 A

7、5A6A7A8A9 X (行) 地 址 译 码 器 图4.5 双译码结构示意图 三、半导体存储器芯片的主要技术指标三、半导体存储器芯片的主要技术指标 1. 1. 存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数） 存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数 常用单位：常用单位：MB、GB、TB 其中：其中：1kB=210B 1M=210kB=220B 1GB=210MB=230B 1TB=210GB=240B 2. 2. 存取时间存取时间 存取时间存取时间又称存储器访问时间。指启又称存储器访问时间。指启 动一次存储器操作到完成该操作所需的时

8、动一次存储器操作到完成该操作所需的时 间间 tA。 。 3. 3. 存取周期存取周期 存取周期存取周期是连续启动两次独立的存储是连续启动两次独立的存储 器操作所需的最小的时间间隔器操作所需的最小的时间间隔TC，一般，一般 TCtA 。 。 4. 4. 可靠性可靠性 可靠性指存储器对电磁场及温度等变可靠性指存储器对电磁场及温度等变 化的抗干扰能力。化的抗干扰能力。 5. 5. 其他指标其他指标 体积、重量、功耗体积、重量、功耗(包括维持功耗和包括维持功耗和 操作功耗操作功耗)。 4.2随机存取存储器随机存取存储器RAM 一、静态随机存储器一、静态随机存储器SRAM 图4.6为6个MOS管组成的双

9、稳态电路。 图4.6 六管静态RAM基本存储电路 Y地址译码地址译码 Vcc V7 I / O V8 I / O V3 V4 V5 V2 V6 A V1 B DiDi X地址译码地址译码 图中图中V V1 1V V2 2是工是工 作管，作管，V V3 3V V4 4是是 负载管，负载管，V V5 5V V6 6 是 控 制 管 ，是 控 制 管 ， V V7 7V V8 8也是控制也是控制 管，它们为同管，它们为同 一列线上的存一列线上的存 储单元共用。储单元共用。 特点：特点： (1) 不需要刷新，简化外围电路。不需要刷新，简化外围电路。 (2) 内部管子较多，功耗大，集成度低。内部管子较多

10、，功耗大，集成度低。 典型的静态典型的静态RAM芯片芯片 不同的静态不同的静态RAM的内部结构基本相同，只是在不同容量的内部结构基本相同，只是在不同容量 时其存储体的矩阵排列结构不同。典型的静态时其存储体的矩阵排列结构不同。典型的静态RAM芯片如芯片如 Intel 6116（2K8位），位），6264（8K8位），位），62128 （16K8位）和位）和62256（32K8位）等。位）等。 图图4.8为为SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为8K8位，位， 即共有即共有8K（213）个单元，每单元）个单元，每单元8位。因此共需地址线位。因此共需地址线13条，条， 即即A

11、12A0；数据线；数据线8条即条即I/O8I/O1、WE、OE、CE1、CE2的的 共同作用决定了共同作用决定了SRAM 6264的操作方式，如表的操作方式，如表4.1所示。所示。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12 I/O1 I/O2 I/O3 GND VCC WE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表4.1 6264的操作方式的操作方式 I

12、/O1 I/O8 IN 写写 0100 IN 写写 1100 OUT 读读 0101 高阻高阻输出禁止输出禁止1101 高阻高阻未选中未选中0 高阻高阻未选中未选中1 I/O1 I/O8方式方式 WE CE1CE2OE 图4.8 SRAM 6264引脚图 DRAM的基本存储电路的基本存储电路(存储单元存储单元)有单有单 管和四管等结构，这里仅介绍单管存储单元管和四管等结构，这里仅介绍单管存储单元 的结构及存储原理。的结构及存储原理。 二、动态随机存储器二、动态随机存储器DRAM 刷新放大器刷新放大器 数据I/O线 T1CS 行选择信号行选择信号 图4.9 单管DRAM基本存储元电路 T2 列选

13、择列选择 信号信号 图图4.9为单管动态为单管动态RAM的基本存储电路，由的基本存储电路，由MOS晶体管和一个电容晶体管和一个电容CS组成。组成。 特点：特点： (1) 每次读出后，内容被破坏，要采取恢复每次读出后，内容被破坏，要采取恢复 措施，即需要刷新，外围电路复杂。措施，即需要刷新，外围电路复杂。 (2) 集成度高，功耗低。集成度高，功耗低。 典型的动态典型的动态RAM芯片芯片 一种典型的一种典型的DRAM如如Intel 2164。2164是是64K1位的位的 DRAM芯片，片内含有芯片，片内含有64K个存储单元，所以，需要个存储单元，所以，需要16位位 地址线寻址。为了减少地址线引脚数

14、目，采用行和列两地址线寻址。为了减少地址线引脚数目，采用行和列两 部分地址线各部分地址线各8条，内部设有行、列地址锁存器。利用外条，内部设有行、列地址锁存器。利用外 接多路开关，先由行选通信号接多路开关，先由行选通信号RAS选通选通8位行地址并锁存。位行地址并锁存。 随后由列选通信号随后由列选通信号CAS选通选通8位列地址并锁存，位列地址并锁存，16位地址位地址 可选中可选中64K存储单元中的任何一个单元。存储单元中的任何一个单元。 图4.10(a) Intel 2164 DRAM芯片引脚图 GND Din A7 A5 A4 A3 A6 Dout VCC A0 A1 A2 NC 2164 1

15、16 8 9 WE RAS CAS A0A7：地址输入：地址输入 CAS：列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout：数据输出：数据输出 Vcc：电源：电源 GND：地：地 图4.10(b) Intel 2164 DRAM内部结构框图 Dout WE Din CAS RAS A7 A1 A0 8 位 地 址 锁 存 器 128128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128128 矩阵 128128 矩阵 128个读出 放大器 1/2列译码 128个读出 放大器 128128 矩阵 4 选 1

16、 I/O 门 控 输 出 缓 冲 器 行时 钟缓 冲器 列时 钟缓 冲器 写允 许时 钟缓 冲器 数据 输入 缓冲 器 包含：包含： (1) 存储体存储体 外围电路外围电路 a. 地址译码器地址译码器 b. 读读/写控制及写控制及I/O电路电路 (2) c. 片选控制片选控制CS 二、二、RAM的组成的组成 4.3 只读存储器只读存储器( (ROM) ) 输出电路 Y 译码 存储矩阵 X 译 码 控 制 逻 辑 地 址 码 D7 D0它包含有它包含有 (1) 地址译码器地址译码器 (2) 存储矩阵存储矩阵 (3) 控制逻辑控制逻辑 (4) 输出电路输出电路 图4.11 ROM组成框图 一、掩膜

17、一、掩膜ROM 特点：特点： (1) 器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户 不能修改。不能修改。 (2) 用于产品批量生产。用于产品批量生产。 (3) 可由二极管和三极管电路组成。可由二极管和三极管电路组成。 1.1.字译码结构字译码结构 图4.12为二极管构成的44位的存储 矩阵，地址译码采用单译码方式，它通过 对所选定的某字线置成低电平来选择读取 的字。位于矩阵交叉点并与位线和被选字 线相连的二极管导通，使该位线上输出电 位为低电平，结果输出为“0”，否则为 “1”。 R R R R VCC 1 2 3 4 字 线 位4 位3 位2 位1 输出数据位 图4.12

18、二极管ROM 二极管二极管ROM阵列阵列 4 3 2 1 位位 字字 1 2 3 4 0 0 0 0 0 0 1 1 0 1 0 1 1 0 1 0 用用MOS三极三极管取代二极管便构成了管取代二极管便构成了MOS ROM阵列阵列 字线1 字线2 字线3 字线4 字 地 址 译 码 器 VDD D4 D3 D2 D1 A1 A0 00 01 10 11 位 线 1 位 线 2 位 线 3 位 线 4 4 3 2 1 位位 字字 1 2 3 4 0 0 1 0 1 1 0 1 1 1 1 0 0 1 0 0 D4 D3 D2 D1 图4.13 MOS管ROM阵列 2.2.复合译码结构复合译码结构

19、 如图如图4.14是一个是一个10241位的位的MOS ROM电路。电路。10条地址信号线分成两组，分条地址信号线分成两组，分 别经过别经过X和和Y译码，各产生译码，各产生32条选择线。条选择线。X 译码输出选中某一行，但这一行中，哪一译码输出选中某一行，但这一行中，哪一 个能输出与个能输出与I/O电路相连，还取决于电路相连，还取决于Y译码译码 输出，故每次只选中一个单元。输出，故每次只选中一个单元。 A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 VCC 图4.14 复合译码的MOS ROM电路 3.3.双极型双极型ROM电路电路 双极型双极型ROM的速度比的速度比MOS ROM

20、快，快， 它的取数时间约为几十它的取数时间约为几十ns，可用于速度要，可用于速度要 求较高的微机系统中。图求较高的微机系统中。图4.15是一种双极是一种双极 型型ROM的结构图，容量为的结构图，容量为2564位。位。 A0 A1 A2 A3 A4 A5 A6 A7 图4.15 一种双极型ROM的结构图 二、可编程二、可编程ROM (PROM) 图4.16 熔丝式PROM的基本存储结构 特点：特点： (1) 出厂时里面没有信息。出厂时里面没有信息。 (2) 用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。 (3) 只能使用一次，一旦进行了编程不能擦只能使用一次，一旦进行了编

21、程不能擦 除片内信息。除片内信息。 三、可擦除、可编程三、可擦除、可编程ROM（EPROM） PP SD SIO2 SIO2 + N基底 源极 漏极 多晶硅浮置栅 字选线 浮置栅 场效应管 位 线 (a) EPROM的基本存储结构(b) 浮置栅雪崩注入型场效应管结构 特点：特点： (1) 可以多次修改擦除。可以多次修改擦除。 (2) EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后， 窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。 典型的典型的EPROM芯片芯片 常用的典型常用的典型EPROM芯 片 有 ：芯 片 有 ： 2716 （2K8）、）、2732（4K8）、）、2764（

22、8K8）、）、 27128（16K8）、）、27256（32K8）、）、27512 （64K8）等。）等。 四、电可擦除可编程四、电可擦除可编程ROM（EEPROM） +VG+VD 五、五、Flash存储器存储器 特点：特点： 固有的非易失性固有的非易失性 它不同于静态它不同于静态RAM，不需要备用电池来确保，不需要备用电池来确保 数据存留，也不需要磁盘作为动态数据存留，也不需要磁盘作为动态RAM的后备存的后备存 储器。储器。 (2) 经济的高密度经济的高密度 Intel的的1M位闪速存储器的成本按每位计要比位闪速存储器的成本按每位计要比 静态静态RAM低一半以上。闪速存储器的成本仅比容低一半

23、以上。闪速存储器的成本仅比容 量相同的动态量相同的动态RAM稍高，但却节省了辅助存储器稍高，但却节省了辅助存储器 （磁盘）的额外费用和空间。（磁盘）的额外费用和空间。 特点：特点： (3) 可直接执行可直接执行 由于省去了从磁盘到由于省去了从磁盘到RAM的加载步骤，查询或的加载步骤，查询或 等待时间仅决定于闪速存储器，用户可充分享受程等待时间仅决定于闪速存储器，用户可充分享受程 序和文件的高速存取以及系统的迅速启动。序和文件的高速存取以及系统的迅速启动。 (4) 固态性能固态性能 闪速存储器是一种低功耗、高密度且没有移动闪速存储器是一种低功耗、高密度且没有移动 部分的半导体技术。便携式计算机不

24、再需要消耗电部分的半导体技术。便携式计算机不再需要消耗电 池以维持磁盘驱动器运行，或由于磁盘组件而额外池以维持磁盘驱动器运行，或由于磁盘组件而额外 增加体积和重量。用户不必再担心工作条件变坏时增加体积和重量。用户不必再担心工作条件变坏时 磁盘会发生故障。磁盘会发生故障。 4.4 4.4 存储器与存储器与CPU的接口技术的接口技术 数据总线 控制总线 CPU 地址总线 存 储 器 图图4.19 CPU与存储器连接示意图与存储器连接示意图 一、存储器与一、存储器与CPU的连接的连接 1. 1. CPU总线的负载能力。总线的负载能力。 (1) 直流负载能力 一个TTL电平 (2) 电容负载能力 10

25、0PF 由于存储器芯片是MOS器件，直流负载很 小，它的输入电容为510PF。所以 a. a. 小系统中，小系统中，CPU与存储器可直连，与存储器可直连， b. b. 大系统常加驱动器大系统常加驱动器, , 在在8086系统中系统中, ,常用常用8226、 8227总线收发器实现驱动。总线收发器实现驱动。 2. CPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合 选择存储器芯片要尽可能满足CPU取 指令和读写存储器的时序要求。一般选高 速存储器，避免需要在CPU有关时序中插 入TW，降低CPU速度，增加WAIT信号产 生电路。 3. 3. 存储器的地址分配和选片问题。存储器

26、的地址分配和选片问题。 (1) 确定整机存储容量。 (2) 整机存储容量在整个存储空间的位置。 (3) 选用存储器芯片的类型和数量。 (4) 划分RAM、ROM区，地址分配，画出 地址分配图。 一般指存储器的一般指存储器的WE、OE、CS等等 与与CPU的的RD、WR等相连，不同的存储等相连，不同的存储 器和器和CPU连接时其使用的控制信号也不连接时其使用的控制信号也不 完全相同。完全相同。 4. 4. 控制信号的连接控制信号的连接 单片的存储器芯片的容量是有限的，整单片的存储器芯片的容量是有限的，整 机的存储器由若干芯片组成，应考虑到：机的存储器由若干芯片组成，应考虑到： 1. . 地址的分

27、配。地址的分配。 2. . 存储器芯片的选择存储器芯片的选择( (片选片选) ) CPU对存储器操作时，先进行片选，再从选中芯片中 根据地址译码选择存储单元进行数据的存取。 存储器空间的划分和地址编码是靠地址线来存储器空间的划分和地址编码是靠地址线来 实现的实现的。对于多片存储器芯片构成的存储器其地对于多片存储器芯片构成的存储器其地 址编码的原则是：址编码的原则是： 一般情况下，CPU能提供的地址线根数大于 存储器芯片地址线根数，对于多片6264与8086相 连的存储器，A0A12作为片内选址，A13A19 作为选择不同的6264。 1. 1. 低位片内选址低位片内选址 2. 2. 高位选择芯

28、片高位选择芯片( (片选片选) ) 1. 1. 线选法：线选法： CPU中用于“选片选片”的高位地址线(即存 储器芯片未用完地址线)若一根连接一组芯片 的片选端，该根线经反相后，连接另一组芯 片的片选端，这样一条线可选中两组芯片， 这种方法称之为线选法线选法。 片选信号产生的方法片选信号产生的方法 A12A0 2764 （甲） 2764 （乙） A14 A13 CECE 图4.20 线选法 全译码法中，对剩余的全部高位地址全译码法中，对剩余的全部高位地址 线进行译码称为线进行译码称为全译码法。全译码法。 a. 译码电路复杂。 b. 每组的地址区间是确定的、唯一的。 特点：特点： 2.2.全译码

29、法：全译码法： 图4.21为全译码的2个例子。前一例采用门电路译码，后例采 用38译码器译码。38译码器有3个控制端：G1，G2A，G2B，只有 当G1=1，G2A=0，G2B=0，同时满足时，译码输出才有效。究竟输出 (Y0Y7)中是哪个有效，则由选择输入C、B及A三端状态决定。 CBA=000时，Y0有效，CBA=001时，Y1有效，依此类推。单片2764 （8K8位，EPROM）在高位地址A19A13=0001110时被选中。 图图4.21 4.21 全译码法全译码法 G2A G1 G2B Y6 74LS138 A16 a. 译码电路较复杂。 b. 每组的地址区间不唯一，有地址重叠。 在

30、译码法中，只对剩余的高位地址线在译码法中，只对剩余的高位地址线 的某几根进行译码，称为的某几根进行译码，称为部分译码法部分译码法。 特点：特点： 3.3.部分译码法部分译码法 ( (局部译码法局部译码法) )： 图图4. 22所示的电路，采用部分译码对所示的电路，采用部分译码对4个个2732芯片（芯片（4K8位，位， EPROM）进行寻址。译码时，未使用高位地址线）进行寻址。译码时，未使用高位地址线A19、A18和和A15。 所以，所以，每个芯片将同时具有每个芯片将同时具有23=8个可用且不同的地址范围（即重叠个可用且不同的地址范围（即重叠 区）。区）。 芯片芯片 A19 A15 A14A12

31、 A11 A0 一个可用地址范围一个可用地址范围 1 00 000 全全0全全1 0000000FFFH 2 00 001 全全0全全1 0100001FFFH 3 00 010 全全0全全1 0200002FFFH 4 00 011 全全0全全1 0300003FFFH 2732 (1) 2732 (4) 2732 (2) 2732 (3) CECECECE Y0 Y1 Y2 Y3 G1 G2A G2B C B A M/IO A16 A17 A14 A13 A12 A11A0 1. 8086存储器组织存储器组织 存储器中，任何两相邻的字节被定义为一个字， 构成字的两个字节都有各自的字节地址。

32、 (1) 字的地址：字的地址：字的高字节放高地址字的高字节放高地址，低字节放低低字节放低 地址地址，低字节的地址作为字的地址低字节的地址作为字的地址 (2) 字的存放方式字的存放方式： a. 非规则存放非规则存放: 若一个字从奇数地址开始存放 b. 规则存放规则存放: 若一个字从偶数地址开始存放 (3) 字的存放原则字的存放原则：规则存放规则存放 二、简单的二、简单的8086存储器子系统的设计存储器子系统的设计 图4.23 字的规则存放和非规则存放 字的规则存放字的规则存放 字的非规则存放字的非规则存放 存储器存储器 地址地址 00200H 00201H 00202H 00203H 00204H 00205H 00206H 34H 12H 字节变量 78H 56H 字节变量 为了实现规则存放，将为了实现规则存放，将8086的的1MB存储存储 空间分成两个空间分成两个512KB的存储体，具体为：的存储体，具体为： (1) 偶数存储体与偶数存储体与8086的的D0D7相连。相连。 (2) 奇数存储体与奇数存储体与8086中中D8D15相连。相连。 (3) A1A19用来同时访问两个存储体的字节用来同时访问两个存储体的字节 单元。单元。 (4) A0和和BHE( (高高8位数据总线允许位数据总线允许) )信号用信号用 来选择存储体。来选择