04A第四章 触发器

1、第四章第四章 触发器触发器 概述概述 触发器（触发器（Flip-FlopFlip-Flop，简称，简称FFFF）是一个可以）是一个可以 记忆二进制信号记忆二进制信号0,10,1的存储单元，在电路中用来的存储单元，在电路中用来 记忆记忆 电路过去的输入情况。电路过去的输入情况。 u一个触发器具有两种稳定的状态一个触发器具有两种稳定的状态, ,一个称之为一个称之为 “0”“0”状态，另一种称之为状态，另一种称之为“1”“1”状态。状态。 u在任何时刻在任何时刻, ,触发器只处于一个稳定状态触发器只处于一个稳定状态 u当触发脉冲作用时当触发脉冲作用时, ,触发器可以从一种状态翻触发器可以从一种状态翻

2、 转到另一种状态。转到另一种状态。 触发器的基本性质：触发器的基本性质： 1.1.触发器有两个稳定的工作状态，触发器有两个稳定的工作状态， 一个为一个为1 1。即输出端。即输出端Q=1Q=1，Q=0Q=0。 一个为一个为0 0。即输出端。即输出端Q=0Q=0，Q=1Q=1。 在没有外界信号作用时，触发器维持原来的稳定在没有外界信号作用时，触发器维持原来的稳定 状态。状态。 2.2.在一定外界信号作用下，触发器可以从一个稳定的在一定外界信号作用下，触发器可以从一个稳定的 工作状态翻转到另一个稳定状态。工作状态翻转到另一个稳定状态。 一、触发器的性质一、触发器的性质 Q Q的状态的状态称为称为 触

3、发器的状态触发器的状态 二、二、触发器的分类触发器的分类 按电路结构按电路结构 基本基本RS触发器触发器 同步同步RS触发器触发器 主从主从触发器触发器 边沿边沿触发器触发器 按逻辑特性按逻辑特性 RS触发器触发器 JK触发器触发器 D触发器触发器 T触发器触发器 时钟触发器时钟触发器 当然，按开关元件，触发器又可分为当然，按开关元件，触发器又可分为CMOSCMOS和和TTLTTL两种类型两种类型 具体说来，是具体说来，是 指时钟脉冲指时钟脉冲CP 控制下逻辑功控制下逻辑功 能的不同能的不同 三、现态和次态的概念三、现态和次态的概念 接收输入信号之接收输入信号之前前，触发器的状态称为现态，触发

4、器的状态称为现态， 用用Q Qn n表示表示 接收输入信号之接收输入信号之后后，触发器的状态称为次态，触发器的状态称为次态 或下一状态，用或下一状态，用Q Qn+1 n+1表示 表示 当输入信号变化时，触发器可以从一个稳定状当输入信号变化时，触发器可以从一个稳定状 态转换到另一个稳定状态。态转换到另一个稳定状态。 4.14.1基本触基本触RSRS发器发器 1 1、电路结构、电路结构 S input r,s; output q,qn; reg q,qn; always(r or s) begin case(r,s) /2b00: begin q=q; qn=qn; end 2b01: begin

5、 q=1b1; qn=1b0; end 2b10: begin q=1b0; qn=1b1; end /2b11: begin q=1bx; qn=1bx; end endcase end endmodule 11 RS Q Q 【例例】 基本基本RS（高电平有效）触发器（高电平有效）触发器Verilog描述方式描述方式2 module myrs(r,s,q,qn); input r,s; output q,qn; assign q=(r | qn); assign qn=(s | q); endmodule 【例例】 基本基本RS（高电平有效）触发器（高电平有效）触发器Verilog描述方式

6、描述方式3 module myrs(r,s,q,qn); input r,s; output q,qn; nor g1(q,r,qn); nor g2(qn,s,q); endmodule 【例例】 基本基本RS（高电平有效）触发器（高电平有效）触发器Verilog描述方式描述方式4 module myrs(r,s,q,qn); input r,s; output q,qn; reg q; assign qn=q; always(*) begin if(r) q=1b0; else if(s) q=1b1; end endmodule 【例例】 基本基本RS（高电平有效）触发器（高电平有效）触

7、发器Verilog描述方式描述方式5 module myrs(r,s,q,qn); input r,s; output q,qn; reg q; assign qn=q; always(*) begin case(r,s) 2b10:q=1b0; 2b01:q=1b1; endcase end endmodule 引入目的引入目的: :克服输入信号直接控制克服输入信号直接控制QQn+1 n+1状态 状态, ,使它受一使它受一 个时钟信号控制个时钟信号控制, ,做到有节拍的翻转。做到有节拍的翻转。 4.2 4.2 同步触发器同步触发器 4.2.14.2.1同步同步RSRS触发器触发器 在实际应用

8、中，往往要求在实际应用中，往往要求多个触发器多个触发器在一个控制在一个控制 信号作用下信号作用下有节拍地同步工作，该控制信号称为时钟有节拍地同步工作，该控制信号称为时钟 脉冲脉冲(Clock Pulse，简称，简称CP)。 S CP R ;主触主触 发器工作，接收发器工作，接收RSRS端的输入信号。端的输入信号。 当当CPCP由由1 1跃变到跃变到0 0时，即时，即CP=0CP=0、CPCP1 1。主触发器被封锁，输。主触发器被封锁，输 入信号入信号RSRS不再影响主触发器的状态；从触发器工作，接收主触发不再影响主触发器的状态；从触发器工作，接收主触发 器输出端的状态。器输出端的状态。 （3

9、3）无空翻现象。）无空翻现象。 CPCP一旦变为一旦变为0 0后，主触发器被封锁，其状态不再受后，主触发器被封锁，其状态不再受R R、S S影响，因影响，因 此不会有空翻现象。此不会有空翻现象。 主从主从RSRS触发器触发器 4.3.2 4.3.2 主从主从JKJK触发器触发器 电路结构电路结构 J CP K ;主触发器工主触发器工 作，接收作，接收JKJK端的输入信号。端的输入信号。 当当CPCP由由1 1跃变到跃变到0 0时，即时，即CP=0CP=0、CPCP1 1。主触发器被封锁，输入信号。主触发器被封锁，输入信号 JKJK不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状不再

10、影响主触发器的状态；从触发器工作，接收主触发器输出端的状 态。态。 （3 3）无空翻现象。）无空翻现象。 CPCP一旦变为一旦变为0 0后，主触发器被封锁，其状态不再受后，主触发器被封锁，其状态不再受J J、K K影响，因此不会影响，因此不会 有空翻现象。有空翻现象。 （4 4）存在一次变化问题）存在一次变化问题 主从主从JKJK触发器在触发器在CP=1CP=1期间，主触发器只变化（翻转）一次，这期间，主触发器只变化（翻转）一次，这 种现象称为一次变化现象。种现象称为一次变化现象。 4.3.3 4.3.3 主从主从T T触发器和触发器和TT触发器触发器 如果将如果将JKJK触发器的触发器的J

11、J和和K K相连作为相连作为T T输入端就构成了输入端就构成了T T触发器。触发器。 T T触发器特性方程：触发器特性方程： nnn QTQTQ 1 CP Q 1J1K Q C1 T Q Q C1 1T 当当T T触发器的输入控制端为触发器的输入控制端为T=1T=1时，时， 称为称为TT触发器。触发器。 TT触发器的特性方程为：触发器的特性方程为： nn QQ 1 4.4 4.4 边沿触发器边沿触发器 主从触发器，若是负跳变沿触发的主从触发器，它们在工作时必须在正主从触发器，若是负跳变沿触发的主从触发器，它们在工作时必须在正 跳变沿跳变沿前前加入输入信号，如果在加入输入信号，如果在CP=1CP

12、=1的期间，输入端出现干扰，就有可能使的期间，输入端出现干扰，就有可能使 触发器状态出错。触发器状态出错。 边沿触发器的电路结构可以克服这一缺点。它大大提高了触发器抗边沿触发器的电路结构可以克服这一缺点。它大大提高了触发器抗 干扰能力和电路的可靠性。干扰能力和电路的可靠性。 边沿触发器有两种工作方式：边沿触发器有两种工作方式： 维持维持- -阻塞边沿触发器阻塞边沿触发器 * *利用传输延迟的边沿触发器利用传输延迟的边沿触发器 4.4.14.4.1维持维持- -阻塞阻塞D D触发器触发器 1 1、电路结构和逻辑符号、电路结构和逻辑符号 RD D SD & & & & & & G5 G6 G3 G

13、4 G1 G2 Q Q CP 逻辑符号逻辑符号 基本基本RSRS触发器触发器 1 1 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 SD、RD分别为直接置分别为直接置1、置、置0 端，低电平有效。端，低电平有效。 0 0 1 1 1 1 1 1 0 0 0 0 DD触发器置触发器置1 1 DD触发器置触发器置0 0 直接置直接置0端端直接置直接置1端端 若若CP=0CP=0，G3G3门输出：门输出： “1”1” 若若CP=1CP=1，G3G3门输出：门输出： “1”1” 2 2、工作原理、工作原理 ( (不考虑不考虑S SD D、 、R

14、 RD D时时) ) D & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 & & 0 0 1 1 1 1 1 1 1 1 Q Qn+1 n+1=Q =Qn n & & D D D D 当当CP = 0CP = 0时时 DQ5 DQ6 在在S SD D=R =RD D =1 =1 的前提下，的前提下， D & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 2 2、工作原理、工作原理 当当CPCP由由0 0变变1 1时时 DQ 1n DQ 1n & & D D D D D D D DD D D D 在

15、在CPCP脉冲的上升沿产生状态变化脉冲的上升沿产生状态变化 D & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 2 2、工作原理、工作原理 CP=1CP=1期间期间 & D D D D 1 1 门门3,43,4开开,Q,Q3 3,Q,Q4 4输出互补，必定有一个为输出互补，必定有一个为0 0。若。若Q Q3 3=0=0， Q Q4 4=1 =1 0 0 1 1 1 1 0 0 1 1 置置0 0维持线，置维持线，置 1 1阻塞线阻塞线 0 0 0 0 维持阻塞作用一旦产生之后（此作用一直保持到维持阻塞作用一旦产生之后（此作用一直保持到CPCP下

16、降沿到来时为止），下降沿到来时为止）， DD信号就失去作用信号就失去作用 D & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP Q5 Q6 Q3 Q4 2 2、工作原理、工作原理 CP=1CP=1期间期间 & D D D D 1 1 若若Q Q3 3=1=1， Q Q4 4=0=0 1 1 0 0 0 0 1 1 & 1 1 1 1 方向方向2 2：保证：保证Q Q6 6=1=1，维持，维持Q4Q40 0，置，置1 1维持线维持线 方向方向3 3：阻止：阻止Q Q3 3为为0 0，置，置0 0阻塞线阻塞线 方向方向1 1：使触发器置：使触发器置“1”1” 0 0 维持阻

17、塞作用一旦产生之后（此作用一直保持到维持阻塞作用一旦产生之后（此作用一直保持到CPCP下降沿到来时为止），下降沿到来时为止）， DD信号就失去作用信号就失去作用 3 3、触发方式、触发方式 维持维持- -阻塞阻塞DD触发器在触发器在CPCP脉冲的上升沿脉冲的上升沿前前接受信息，接受信息， 上升沿上升沿时时触发翻转，上升沿触发翻转，上升沿后后封锁输入，此即边沿触发封锁输入，此即边沿触发 器的特点。器的特点。 RD D SD & & & & & & G5 G6 G3 G4 G1 G2 Q Q CP 画触发器输出波形图总结：画触发器输出波形图总结： 一、单个触发器画输出波形一、单个触发器画输出波形

18、二、入端有组合电路的触发器画输出波形二、入端有组合电路的触发器画输出波形 三、两个或多个触发器画输出波形三、两个或多个触发器画输出波形 一、单个触发器画输出波形一、单个触发器画输出波形 例例1 1 基本基本RSRS触发器的逻辑符号与输入波形如图所示。试作出触发器的逻辑符号与输入波形如图所示。试作出 Q Q、Q Q的波形的波形 。 SD RD Q Q 例例2 2 单个触发器的逻辑结构与输入波形如图所示。试作出输出波形。单个触发器的逻辑结构与输入波形如图所示。试作出输出波形。 CPCP 1 12 23 34 45 5 A A B B Q Q2 2 Q Q3 3 Q Q2 2 “0 0” “1 1”

19、 置置1翻转翻转保持保持翻转翻转翻转翻转 例例3 3 入端有组合电路的触发器的逻辑结构与输入波形如图所示。试作出输出波形入端有组合电路的触发器的逻辑结构与输入波形如图所示。试作出输出波形 （初态为（初态为“0”0”）。）。 Q Q1 1 AB/JAB/J “0 0” Q Q2 2“0 0”初态 初态 保持保持置置0 保持保持 翻转翻转 置置0 保持保持 二、入端有组合电路的触发器画输出波形二、入端有组合电路的触发器画输出波形 CPCP1 12 23 34 45 56 6 B B A/KA/K 例例4 4 两触发器构成的逻辑电路与输入波形如图所示。试作出输出波形（初态为两触发器构成的逻辑电路与输

20、入波形如图所示。试作出输出波形（初态为“0”0”）。）。 CPCP 1 12 23 34 45 56 6 Q Q1 1 Q Q2 2 “0 0” “0 0” n 1 1n 1 QDQ n 2 n 1 n 2 1n 2 QQQTQ ( () )( () ) 三、两个或多个触发器画输出波形三、两个或多个触发器画输出波形 4.5 4.5 触发器逻辑功能的转换触发器逻辑功能的转换 由于市场上出售的集成触发器大多都是由于市场上出售的集成触发器大多都是JKJK型和型和DD型，所以型，所以 需要掌握需要掌握 不同触发器之间的转换方法。不同触发器之间的转换方法。 主要掌握主要掌握JKJK D T T 一、转换步骤一、转换步骤 （1 1）写出已有和转换后触发器的特性方程）写出已有和转换后触发器的特性方程 （2 2）变换待求触发器的特性方程，使之与已有的特性方