C66xCorePac用户指南中文版解读

1、C66x CorePac Users Guide一、 概述中断控制器：DSPC66X!供了两种类型的信号同步服务：中断；异常； 中断由于外部或者内部的硬件信号而提供使正常程序流重新定向的方法。 异常也是如此， 也通过重新定向程序流。 但是异常通常和系统的错误条件 有关。C66X可以接收12种可屏蔽/配置中断，一种可屏蔽异常，和一种不可屏 蔽中断/异常。DSP也可以响应各种内部异常情况这些在 C66X CPI和指令 集参考指南中都有记录。因为它们全都包含在DSP内部。C66X内核包括一个中断控制器，允许多达128个和DSP中断/异常有 关的系统事件。 这 128个系统事件可以直接连接到可屏蔽中断

2、， 或者组合 起来作为中断或者异常。 这些不同的路由选择允许的事件具有很大的灵活 性处理。在DSP中一个中断被标记，则一个错误事件也被标记，这时该中断的 标志就会被挂起。除了路由事件以外，当CPU丢失了一个中断，中断控制器也会检测。在 CPU 丢失一个实时事件时，可以利用这个错误事件去 通知CPU中断控制器的硬件设备会在一个寄存器中保存丢失中断的编号 以纠正CPU的行为。二、C66X 内核中断控制器的目的C66X 提供了大量的西永事件。中断控制器提供了一种方法选择必要的事 件，并将它们路由到相应的DSP中断和异常输入。虽然可以利用许多这样相同的系统事件去驱动其他外围设备，例如EDMA,但是C6

3、6X内核中断控制器是用来专门管理 DSP的。三、特点中断控制器将希同事件映射到 DSP 的中断和异常输入。中断控制器支持 128 个系统事件。这 128个系统事件作为输入进入中断控制器。 它们包含内部产生的事件和 芯片级事件。事件的列表将在 9.3节列举。另外，除了这 128个事件，中 断控制器寄存器还能够接收不可屏蔽和复位事件，并且直接路由给DSP。中断控制器从这些事件中输出各种信号到 C66X DSP: 一一个可屏蔽、硬件异常（ EXCEP） 12个可屏蔽硬件中断（从 INT4-INT15） 一个利用中断或者异常的不可屏蔽信号（ NMI） 一个复位信号（ RESE）T 中断控制器包括以下模

4、块，以方便事件路由到中断和异常。1）中断选择器：路由任何系统事件到 12 个可屏蔽中断2）事件连接器：减少庞大的事件数目至四种3）异常连接器：让任何系统事件组合在一起作为单一的硬件异常输入四、系统功能图Figurt 9-1knMrrupt Controlltr Block Digr*mRESETNMEVTEVT127:4j tINTERR五、术语和定义在本章中特别重要的一条是：1) 系统事件：为了通知DSP 些已经发生的活动或者需要一个响应而 产生的以个内部或者外部的信号。2) 中断：中断由于外部或者内部的硬件信号而提供使正常程序 流重新定向的方法。异常和中断类似，他们也重新定位程序流，但是异

5、常通常和系统的错误状态 相关。Table A1 lists the general terms used throughout this document.Table A-1 List of General Terms and DefinitionsTermDefinitionC66xGeneric name for the new C6000 DSP architectureC66x DSPDesignates the DSP hardware (functional units and registers).C66x CorePacIncludes the C66x DSP plus al

6、l the supporting hardware for memory, bandwidth management interrupt memory protection, and power-down support.CFGExternal configuration space, indudes the memory-mapped registers outside the C66x CorePac.EDCError Detection and Correction.EMCExternal Memory Controller.IDMAInternal DMA. It is a DMA e

7、ngine that is local to the C66x CorePac It allows transfer of data between memories local to the C66x CorePac (LI P, L1D, L2) and the external configuration space.LIDGeneric name for the level 1 data memory This term may refer to the memory itself or the memory controllerL1PGeneric name for the leve

8、l 1 program memory. This term may refer to the memory itself or the memory controller.L2Generic name for the level 2 memory. This term may refer to the memory itself or the memory controllerMPAXMemory Protection and Address ExtensionMSMCMulticore Shared Memory ControllerXMCExtended Memory Controller

9、End of Table A-1Tabic B-l lists the cache-related terms used throughout this document that relate to the C66x memory architecture,Tble B-1List of Cache-Rehted Terms and Definftions (Part 1 of 4)TrmDefinitionAllocationThe process of Bndln$ a location In the cache to store newly cached data. This proc

10、ess can include evicting data that is presently in the cache to make room for the new data.AssociativityThe number of line frames in each set This is specified as the number of ways in the cache.Capacity missA cache miss that occurs because the cache does not have sufficient room to hold the entire

11、working set for a program一匚ompare with compulsory miss and conflict miss.CleanA cache line that is valid and that has not been written to by upper levels of memory or the DSP. The opposite tate for a valid cache line is dirty.Cohere ruelnformallyr 3 memory system h cohefcnt if any read of a Ma 怡 ite

12、m retmn$ the most recently wrrtten wide of that data rtem. This includes accesses by the DSP and the EDMA.Compulsory missSometimes referred to as a flrstfdeience miss. A compulsory miss Is a cache miss that must occur because the data Kas had no prior opportunity to be allocated in the cache. Typica

13、lly, campulsory misses for parlicuhr pieces of data occur on the firsl access of ttiat data. However, some cases can be considered compijlory even if they are not the first te fere nee to the data. Such cases hdude repeated write misses on the same locdtion in a cache that does not write allocate, a

14、nd cache misses to noncacheable locations. Compare with capacity miss and conflict miss.Conflict missA cache msi that occucs due to the limited associativity of a cache, rather than due to capadty constraints, A fully-associative cache is able to allocate a newly cached lirwof data anywhere in the c

15、ache. Most caches have much nrwre limited associativity (see set-associative cache), and so are restricted r where they may place data. Thli resutU in additional cache misses that a more flexible cache would not experience.Direct-nruppedA direct-mapped cache maps each address in the lower-level memo

16、ry to a single location in the cache. Multiple locations may map io the same location in the cache. This i$ in contract io a multi-way set-sodative cache, which selects a place for the data frorri a set of locations in the cache. A direct-mapped cche tn be considered a single-way $eta$ocia(rve cache

17、.DirtyIn m writeback ocher writes that reach a given level in thennefnory hierairchy may update that level, but not lhe levels below it Thus, when a cache line is valid and contains updates that have not been sent to the next lower level that line is said to be dirty. The opposite tate for a valid c

18、che line is clean.DMADirect Memory Access. Typically a DMA operation copies a block of memory from ore range of addresses to another, or transfers data between a peripheral nd memory. On theCftfix DSP. DMA transfers are performed by the enhanced DMA (EDMA) engine. These DMA transfers occur in parall

19、el to program execution. From a cache coherence $undpoint EDMA accesses can be considered accesses by a parallel processor六、中断控制器的结构中断控制器设计来提供对系统事件的灵活的管理。 这个功能是通过列出的 这一组寄存器实现的。这些寄存器在本章中具有涉及。在第 9.5节中有详 细的说明。Table 9-1 Interrupt Controller RegistersRegisterDescriptionTypeEVTFLAG (3:0Event Flag Register

20、s |i- y 7 器StatusEVTCLF 3:0JEvent 匚lear Registers匚 ommandEVTSET3:0Event Set Reg stersCorn ma ndEVTMASKEvent Mask Registers 1讣匚 ontrdMEVTFLAG 3j0Masked Event Flag RegistersStatusEXPMASK (3:0Exception Maik Registers匚 ontrdMEXPFUkG 3:0Masked Ejcception Flag RegistersStatusINTMUX 3:1Interrupt Mux Regist

21、ersControlAEGMUX1DAdvanced Event Generator Mux RegistersControlIN7XSTATInterrupt Exception Status RegisterStatusIN7XCLRInterrupt Exception Clear RegisterCommandINTDMASKDropped InterruptRegisterControl1) 事件寄存器中断控制器包含一系列寄存器以管理由控制器收到的系统事件的状态。寄存器可按以下分租：1) 事件标志寄存器(EVTFLAAGX2) 清理标志寄存器(EVTCLRX3) 设置标志寄存器(EV

22、TSETx事件标志寄存器捕捉所有被控制器接收到的系统事件。共有四个32位寄存器覆盖124个系统事件输入。每个系统事件都会被映射到其中 一个事件标志寄存器的一个特殊标志位(EFXX上。通用的系统事件标志位结构如下图所示：Figure 9-2Event Flag Refiiiter Structu re313029282?262524232221M19101716EFEFEFEFEFEFEFEFEFEFEFEFEFEFEFEFR-0恥R-0R0IMR-0R-0R-0R-0R-0FbQR町R-0R-0R-01514B121110g87654M21打EFEFEFEFEFEFEFEFEFEFEFEFEF

23、EFEFEFR-0R-0R曲R-0R-0R-0R4R.-0R-0FH3R-0R-0R4R-0R-0Legend： R = Read only； W = Write only： w = value aftef reset；-x, value k indetermirule see the device-specific rJata man udl所有的124个系统事件都被独立地映射到四个32位EVTFLAG寄存器的一位上。这就使得EVTFLAG0 (EF03:EF00)的至少四位和系统事件没有 关联。这四位始终保持为0也就是说这些地址域是没有相应的系统事件输入 的。相反，如图所示，和通过事件连接

24、器内部产生(被送到中断控制器)的 事件00到事件03的系统事件被路由到中断选择器，事件标志(EFxx )是锁定寄存器位，在任何事件被接收时保留值1事件标志寄存器是只读的，并且必须被只写的事件清理寄存器EVTCLR清理。利用事件清理寄存器清理事件标志寄存器。有一个32位事件清理寄存器。这些寄存器的地地址域和事件标志寄存器的地址域是映射的。Writi ng a1 to a specific field in an eve nt clear register causes the corresp onding eve nt flag register field to clear.事件清理寄存器EV

25、TCLR的结构如图所示Figure 9-3 Event Clear Register Structure3130292B2726252423222119181716ECKECECKECECKECECECECKECECECMOW-0W-flW-0W-0W-0W-0W4)WOW-0W-0W-0W-0W-0W-0W-015141312Hl109&765斗3210ECECECECECECECECECECECECECECECECW-0WRW-0W-0W-4W4W-DW-0W-0W-0WRW-0W-0W-43Lerndl; R Read only; W Write only；曲 valu* after r

26、eset:啊 vlue il indcterniinaiie sre the tfevite-specrfic dau mAnudl事件设置寄存器在概念上类似于事件清除寄存器。利用该寄存器可以 手动的设置事件标志寄存器的任意位（例如：可利用事件组寄存器测 试中断服务程序时产生中断）。总共有四个32位的事件设置寄存器， 其地址域是和事件标志寄存器一一映射的。在事件设置寄存器写1到一个特殊的位会使事件标志寄存器相应的位置1.事件设置寄存器的结构如图所示。Rgure 9-4 Event Set Register Structure31130B2827262523222120ISH736ESESE5E

27、5ESESESESESESESESESESESESW-0woW-0wow-0W-0WRW-0w-0W*W-C旳W-0W-0W-0W-1514131211w&a76543210ESESE5ESESESESESESESESESESESESESWOW-0W-0W电W-0WOW-0W-0W-0W0WOW-flWOwoW-0W-0Legend： R = R斡H only； W = Write Qnily； -A =fter戟厂比 出1 申當 iw fh? dvKprfk 血怡 manyl中断控制器利用事件清理和事件设置寄存器，不需要直接对事件标志 寄存器进行写入，可以防止潜在的竞争状况，没有这些额外的寄

28、存器， DSP可能在对标志位进行读-修改-写操作的时候存在其他方面的清理 标志组的隐患。如果在同一个周期内接收到一个新的事件， 则清理是由EMT CLRX旨定 的，新的事件输入优先作为对丢失事件的额外预防。2.事件连接器事件连接器允许多个系统事件组合成一个单一事件。合并事件路由到 中断选择器。这使得DSP能够服务所有可能的系统事件，即使 DSP只 含有12个可用中断。Figur 9-5Event CombinerMEVT FLAGEVT4EVT31 EVT32CXAT63EVT64EX/T95EVT96EVT127EMxxMEFxx匸EMxxMEFxxoEMxxMEFxxEEMxxxMEFxx

29、xEEVT MASK一 EVTO-EVT2一 EVT3中断连接器的基本原则是在一个系统事件标志的子集上执行一个OR运算（如表1所示）o OR运算的结果作为一个新的连接事件。Tabl 92 System Evnt MappingEVI NumbvrEventFromOcKription0EVTOII4T controlOutput of event com biner 0, for events ) through 31.1EVT1mcDntrdlefOutput of event conibiner 1, for events 强 through 63r2EVT2iPHcDHtroJiefOu

30、tput of event combiner 2, for events M through 9S,3EVBINT contrdlerCM put of event combiner 3 r for events 96 ihrouigh 127Awailabte events.9Reserved!10AvailaUe events.11-12Reserved13IDMAJIMTOEMCIOMA channel 0 interrupt14IDMA1NT1EMCK)MA channel 1 interruptAvaiilable events.96IMTlRFiINT controllerUTcp

31、ps L 5 nrerruo： tv?rB97EMCdmaerhEMCinvalid MA paranietert弼Rewrv&dAwsilabie everts.100-101Reserved!102-109Awaldble events.110MDMAERFtEVTL2MDMA bus error event111Reservedl112Availabk; events-113LTP.EDLIPSingle bk error detected during DMA readAvaiiabte events.lieL2 EDIL2Corrected bit emw detected117L2

32、 ED2L2Uocorrected bit enor detectednsPDCJNTPKPDC Slwp interrupt11?5YS.CMPASirsSP memory protection fault12QL1P.CMPAUPDSP memory protection fault121L1P DMPALIPDMA mmcHy protection futl122L1D.CMPALIDDSP nwmory protection fault123L1DJJMPALIDDMA memory protection fault124L2_CMPAL2DSP mefnory protection

33、fault125L2,DMPAL2DMA m-ernoiry protection fauhEMR/W-0R/W-0R/W-0R/W-0IVW-015141312in109&165斗3210EMEM曲EVEMEMEMEMEMEMEMEMEMEMEMEMIVW-0R/W-0R/W-0IVW4JR/W-CRAW)R/W-0RW-QIVW-0R/WDR/W-0RZW-0R/W-0R/W-0R/W-UIVW-dlevFid R Rnd only： W Writ* Ortly: vilvv afitr斗 师hi* h indrlrrniirLKt h th*dat rruniujl事件屏蔽寄存器中的事件

34、屏蔽位的作用是启用或者屏蔽接收到的系统 事件使之组合在一起。该寄存器默认为 0.因此所有的系统事件均是未 屏蔽的且是组合在一起的，以形成相互关联的EVTx如果要屏蔽一个事件源，相应的屏蔽位必须置1注意时间0到3的事件屏蔽位是被保 留的，并且总是被屏蔽的。Example 9-1 Event Ma&kAsaume an application requires the events 124-127 tc be combined.In order to accomplieh thie EVTMASK3 will need to be programmed as follows: EVTMASK3 0

35、0QO111L111111111111111111111111End of Example 9-1除了基于可编程事件产生一个组合输出活动，事件组合器提供事件标 志寄存器的屏蔽视图。事件组合寄存器的结构示于图9-7。Figure 3-7 32-MaskNdl Evnt IF lag Regiitr Structure3130292S272625242322212019381716MEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMZFMEFR-0R-0R-0R-0R-0R-CR0R-0ft-0R-0R*R-0R-0R-0ft-01514n12111Dg37543

36、210MEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFMEFFt七R-0R-0R-GR-0FU)R-0R-0R-0R-0R-0R划R-0R4R-0R-0Legend: R Read only； W - Write only;咐 v-alue after ntiec； 右 value is iftcitCeirrninate sw Ehe device-specific data manuka I对于在事件屏蔽寄存器中启用的事件，屏蔽事件标志寄存器的内容和 事件标志寄存器的内容是相同的。通过读取屏蔽事件标志寄存器，DSP 仅能够看见事件标志潜在的响应的组

37、合事件（EVT3:0）。在中断服务 程序组合事件中这是有用的。Example 9*2 Event FlagAssuming the following configuration：EVTFLAG3 = 0110X010010011001110001110010101EVTMASK3 - 00001111111111111111111111111111The Masked Event Flag register 3 will be：MEVTFLAG3 0110000000 00000 0 00000 00 000 000 ODOEnd of Example 9-2在处理一个组合中断的时候，你必须

38、：1）阅读MEVTFLAGx寄存器相应的组合事件EVTx2）检查第一个待处理（即标记事件）3）将MEVTFLAG值写至U EVTCLR寄存器4）在步骤2中处理该事件5）重复步骤1到4直到MEVTFLAG）寄存器为0.此过程只评估并清除相结合的 EVTx的事件。此外，任何在 EVTMASKx 寄存器中被屏蔽的事件不会被清除（它们不需要被清除），即使它们在 EVTFLAG寄存器中被设置（这样就可以使用它们生成异常）。注意-DSP应重复步骤1至步骤4,直到没有未处理的事件被发现 之前。在中断服务程序中返回。这确保了任何在中断服务程序中接收 到的事件被捕获（如果在同一时间接收到事件EVTx在EVTCL

39、R寄存器中其标志是清除的，那么它就不会清除）。3中断选择器中断选择器的操作DSP有 12个可屏蔽中断。中断选择器允许128个系统事件中的任何一 个路由到12个DSP中断输入中。如下图所示Figure 9-8 Interrupt Selector Block DiagramEVTOEVT1EVT126EVT127* CPUINT4* CPUINT54 CPUINT6* CPUINT7 CPUINT8* CPUINT9* CPUINT10* CPUINT11* CPUINT12 CPUINT13 CPUINT14* CPUINT15这128个事件既有事件输入也有事件组合经过事件组合器产生。事件 组

40、合器逻辑具有将多个事件输入分成四个可能的事件输出的能力。接 着这些输出将被输送给中断选择器并被当作额外的系统事件（EVT 0到EVT3。系统组合器允许除了中断选择器以外的中断路由方式。 在INTC模块的 这种灵活性使得大量系统中断可以在 C66x CorePad内提供服务。它也 允许大量的中断到DSP内同时提供服务，从而提高中断效率。C66X内 核事件。Figure 9-9DSP Interrupt Routing DiagramEVT127：4中断选择器包含中断复用寄存器。INTMUX3:1允许调用12个DSP可 用中断中的任何一个。每个事件都在中断寄存器中列出，并且都有一 个事件数目，用以

41、运行这些寄存器。DSP中断的顺序（从DSPINT4到DSPINT15决定待处理中断的优先级。 因为任何中断都是原子的（不可嵌套），因此DSP中断优先级只适用于 待处理中断。4. 中断错误事件每当DSP检测到一个中断已经被删除，C66XDSP利用中断控制器能够 产生一个系统事件（EVT96。当相关的DSP中断标志位已经设置好， DSP中断已经接收到，则该事件就会产生。错误事件可能预示着在代 码中可能出现的问题。例如是否长期停用中断或者不可中断代码段是 否太长。由于中断下降检测逻辑存在于 DSP中，故只有来源于单一系 统事件的中断才能被检测。组合事件仅能指示在造成这个错误的组内 的一个或者多个中断

42、。当DSP检测下降错误条件时它将信息传回到中断控制器的中断 /异常 状态寄存器。该寄存器记录了下降中断数目以及声称一个系统事件。以下方框图展示了和异常产生有关的信号：Figure 9-10.Figure 9-10I_Interrupt Exception Event Block DiagramEVT96INTERRINTERF事件是从中断控制器输出的，并在内部路由回到系统事件96.由于INTXERR只能容纳一个下降DSP ID。异常状态清理寄存器（INTXCLR是由单个的清除位组成的。中断异常状态通过它被清理。在INTXCLF寄存器的CLEAR区域写入1可以重置INTXSTA寄存器至0.在被硬

43、件清理之后，一个新的IDROP事件才能够被检测到。当处理一个下降中断错误事件时，其处理流程是：1）读取INTXSTAT寄存器2） 检查错误状态3） 通过INTXCLR寄存器清理错误为了防止一个或多个DSP中断产生下降中断错误，通常通过编程下 降中断屏蔽寄存器（INTDMASK来忽略它们。5. 异常组合器C66X DSP有一个简单的系统极、可屏蔽的、异常的事件输入。这个输入由 EXCEPT定。异常组合器允许多个系统事件组合成单一的异常事件，如下图所示。 这就允许DSP处理所有的可用系统事件，即使只有一个 DSP异常输入是可用的。异常组合器允许系统设计者选择一个执行 OR运算的系统事件标志的子集，

44、 以决定EXCEPT值。框图显示；了通过异常组合器来控制系统异常的路径。Figure 9*11 System Exception Routing DiagramRESETEVT127：4NMEVT注意：重置和不可屏蔽中断也在方框图中表示出来了。实际上，当异常在C66X DSP中启用的时候，NMI信号也被用作不可屏蔽异常输入。在 DSP中，这 两种信号和其他种类的DSP异常组合在一起。为了在DSP中只允许系统任务的部分子集产生异常，异常组合器提供了一组 四个屏蔽寄存器，即EXPMASK3:0。用来禁用期望之外的事件。因为只有一个到 DSP的异常输入，所有的屏蔽寄存器协同工作，以最多将128个事件

45、送入一个单 一的EXCEPT出。这就让DSP能够处理所有的系统异常。常用的系统异常屏蔽寄存器的结构Figure 9-12；R/W-FFFFhLegend: R Flead W Write onlyr value after rece=specrfic da-11Masked Exception Flag Register Structure31302928272&K 24232221 2D 191817 佰MXFMXFMiKFMXFMXFMXJFMXFMRMXFMxtMXFMVMXFR-0R-0FW問冋(M)R-0XR-0NR=0IM)IM)M15141312n109S76543210MXFM

46、XFMXFMXFMXFMXFMXFMXFMWMXFMXFMXFMXF?.MFMXFMH X 籾 RhO MRhO鹉0ROR-e 舟0R站MR-0R-0弘GLegend: R = ftead onfy; W s Write only; = v-aiue after rewt 名 vialue h indeterminate see the devke-specifi匚 da姑 manuaiDSP应该运行一个异常处理程序并且寻找异常的成因。并在接收到一个异常时响应一个合适的事件。当处理异常的时候处理程序必须首先确定是否在DSP的内部，通过不可屏蔽异常或者 EXCEP言号，来产生一个异常信号。如果发

47、现EXCEP1异常的源头，程序应该读取屏蔽异常标志寄存器来确定是 哪个不可屏蔽事件触发了异常。当处理一个组合中断时，必须做到：1）读取 MEXFLAG（3:0寄存器；2）检查待处理事件3）将 MEXPFLAG3:（的值写入到EVTCLR3:寄存器。利用EVTCL寄存器中MEXPFLAG的值只能清理组合事件的值来产生 EXCEP 任何在EXPMASI中被屏蔽的事件都将被清理，即使在EVTFLAG寄存器中设 置过。这就使得它们能够被利用来产生组合中断事件。4）在返回异常处理程序前，DSP应该在步骤1和步骤3迭代。直到没有 待处理事件被发现。这就保证了任何在异常程序处理期间接收到的事件 都被捕捉到。

48、注意：如果DSP需要响应任何新的异常，步骤四直观重要。以下两个事实解释了为什么是这样：1）当有任何的不可屏蔽事件标志位输入是活跃的时候，异常组合器的输出也是活跃的。2) DSP识别请求是从0到1的转换。 因此，在DSP能够识别一个新的从低到高的转变时，所有的不可屏蔽事件标 志均需要清理。四、C66X内核事件C66X内核的各种组件会产生各种时间。这些事件在被发现时会被路由到中 断控制器，它们能够被DSP处理。这些事件如图所示：注意：这些可见的事件对 C66X COREPA而言是芯片级的。因此，每个新的 C66X 程序能够在必要时利用这些事件作为输入。Tbk 9-2Event MappingEVT

49、 NumberEventFromDescriptionQEVTOIWT controllerOutput of event combiner 0. for events 1 through 311EVT1IhfT concrullerOutput of event combanef h for events 32 through 63-2EVT2IWT controllerOutput of event combiner 乙 for events M through 95-3EVT3INT ControllerOutput of event combiner 3H for events 96

50、through 127.4Available everrt 乩9Reserved10Available events.11*12Reierved13IDMAINTOEMCQirnerrupt14IDMAllSTYlEMCIDMA chunnd 1 interrupt15-5Available events-96imtRRINT coitrollfDropped DSP interrupt event97EMC IDMARREMCInvaHd IDMA pawm欽en韓RnervedAvailable events.)00-101Relcrwd102*109Ayaihbl? events.)10MDMAERREVTL2MDMA but error event111Rnerved112Available events.113LIPPEDLIPSingle bit