基于FPGA的恒虚警(CFAR)算法.

1、基于FPGA的恒虚警（CFAR ）算法设计与实现作 者：学院（系）:专 业：题 目:指导老师：学号：电子工程与光电技术学院电磁场与微波技术基于FPGA的恒虚警（CFAR算法设计与实现日期：2015年10月摘要11弓I言2.2 CFAR算法原理与算法模型 3.2.1 ML 类 CFAR3.2.2 OS类 CFAR5.3 CA-CFAR算法设计与实现7.3.1 CFAR 的 Verilog HDL 设计9总结20致谢21参考文献22摘要恒虚警率（CFAR）处理技术是雷达信号处理的重要组成部分。通过CFAR处理，可以保持信号检测时的虚警率恒定， 从而使数据处理终端不致因虚警太多 而过载。本文简要介绍

2、了恒虚警率（CFAR）的基本原理，重点研究了 ML类CFAR 算法中的单元平均恒虚警（CA-CFAR ）的检测算法，并针对这种算法提出了一 种基于FPGA的恒虚警模块的设计思想，然后利用软件仿真，对设计方法的可行 性进行了验证。关键词：恒虚警率；FPG A仿真251引言雷达信号的恒虚警率检测问题一直是雷达信号处理领域中的重要研究课题， 受到广泛关注。雷达信号的检测总是在干扰背景下进行的，干扰包括接收机内部 的热噪声，以及地物、雨雪、海浪等杂波干扰。其中，地杂波、海杂波和箔条杂 波等都是由天线波束照射区内的大量散射单元的散射信号叠加而成。在杂波干扰中提取信号，不仅要求有一定的信噪比，而且还必须由

3、CFA处理设备。CFA处理 技术是在雷达自动检测系统中给检测策略提供检测阈值，并且使杂波和干扰对系统的虚警概率影响最小化的一种信号处理算法。雷达恒虚警（CFAR脸测的实际检测性能与其参考背景单元的分布有很大关 系。当参考背景单元为均匀分布时,经典的单元平均CA-CFA可以获得最佳的检测 性能。CA-CFA检测能够根据参考窗内的信号的特性，自适应调整检测门限，虚警 概率较低。但在多目标干扰环境下，CA-CFAR勺检测性能会随着干扰点的增加而迅 速下降。有序统计OS-CFA检测是一类基于有序统计量的CFA检测方法,它具有良 好的抗脉冲干扰能力，因此在多目标干扰环境下相对均值类CFA检测有一定优 势

4、。但由于排序运算量大、实时性不高，所以很难达到工程实用的要求。实现CFAR处理，传统方案是采用DSP加软件的方法实现，即用通用 DSP 芯片构造硬件处理机平台，通过编写软件实现CFAR算法。这种方案对于距离分 辨率不高的宽脉冲雷达来说，是一种简单可行的方法，但对于窄脉冲雷达，由于 距离维采样频率很高，要求处理机硬件平台提供超高的运算速度，FPGA以其高处理速度成为实现FPGA算法的一种好的选择。2 CFAR算法原理与算法模型恒虚警（CFAR算法是在雷达自动检测系统中给检测策略提供检测阈值， 并 且使杂波和干扰对系统的虚警概率影响最小化的一种信号处理算法。 输入信号被 送到由（2L+1 ）个延迟

5、单元构成的延迟线上，D是被检测单元，D的两侧各L个 单元为参考单元。而杂波背景和噪声能量是通过对检测单元 D周围2L个参考单 元进行处理得到。CFAF检测的自适应门限U 0等于背景噪声与杂波强度估计量 勺与一个加权量K的乘积，即U=K?，其中加权量K是一个仅与恒虚警水平及背 景的分布特性有关的量，而?与具体的检测方式有关。当调制门限乘子K的大小时，可以改变门限Uo的大小，以保证不同工作方式下的检测性能最优，从而控 制了恒虚警的大小。当检测单元D的值大于门限U0,则该信号就被判决为目标信 号。根据的计算方式的不同，CFAR佥测器分为均值（ML类和有序统计量（OS 类两种典型的检测器，其原理框图分

6、别如图2.1和图2.2所示。2.1 ML 类 CFAR1 ML 类 CFAR均值类（ML CFAR处理算法是在局部估计中采用了取均值的方法。最早的 均值类CFA肪法是单元平均CA（cellaveraging）方法,后来为改善非均匀杂波背 景中的检测性能，又先后出现了最大选择GO（greatestof）、最小选择 SO（smallestof）和杂波强度加权 WCA（weightedcellaveraging） 等同属于均值类 的CFAR方法。在单元平均 CA-CFAR佥测器中,R=2n个参考单元采样的均值作为 背景杂波功率水平估计；在最大选择GO-CFAF检测器中,取两个局部估计的较大 值作为总

7、的杂波功率水平估计；在最小选择SO-CFAF检测器中,取两个局部估计 的较小值作为总的杂波功率水平估计；在杂波强度加权 WCA-CFA检测器中，总的 杂波功率水平估计由对前沿和后沿区域的局部估计按照杂波强度加权得到。ML类CFAF中的?分别由下式确定：LLCA-CFAR:?ca八托 yi（2-1）i占J J i TLLGO-CFAR%二 max C x，y)（2-2）i -1i 班LLSO-CFAR：2O二 minXi，yj（2-3）i d i =1式中，Xi为为各单元的参考信号幅度；L位前沿和后沿参考滑窗长度。这几种均值类CFAR处理算法各有利弊。各种雷达系统中用得最多的CFAR检测方法就是

8、CA检测算法。CA在均匀杂波背景中的检测性能最好，但在非均匀背景中性能严重下降；G0具有很好的抗边缘杂波能力和在均匀杂波背景中较好 的检测性能，但在多目标环境中的检测性能极差;S0具有较好的抗击干扰目标的 能力，但在均匀杂波背景中的检测性能和抗边缘杂波性能都很差 ；虽然 WCA的性 能比较全面，但需要关于干扰的先验信息，自适应检测能力受到限制。被检测单元信号输入图2.1 ML类CFAR结构示意图2.2 OS 类 CFAR有序统计量OS(orderstatistics方法源于数字图像处理的排序处理技术，它在 抗干扰方面作用显著。在多目标环境中，它相对于均值类CFAR处理算法具有较 好的抗干扰目标

9、的能力，同时在均匀杂波背景和杂波边缘环境中的性能下降也适 度的、可以接受的。 有序统计量类CFAR处理算法首先对参考采样值作排序处理:x(1)x(2)x(R)，然后取第k个采样值x(k)作为总的背景杂波功率水平估 计乙即Z=x（k）。有序统计量CFAR处理算法的关键是k值的选取,在均匀杂波背 景和均匀目标视频的情况下，选取适当的k值,可以达到较满意的检测性能。但是 在实际的多目标环境中，如k值设定得较大，可能会在多目标环境中产生严重的覆 盖效应;如k值设定得较小，可能会在少目标环境中产生虚警尖峰明显上升的情 况。同时要对所有采样值进行排序，在工程实现上很难保证实时性，难度较大。OS 类CFAR

10、包括有序统计（OS） CFAR、审定平均电平检测器（CM-LD）CFAR、 削减平均（TM）CFAR等。OS类CFAR中的?分别由下式确定：OS-CFAR: ?so =Xj（ 2-4）2L2CMLD-CFAR: ?cmll 二 Xi（2-5）id：2L 1TM-CFAR: % x（ 2-6）i 土 +式中，X为为各单元的参考信号幅度由小到大排序后的第i个值；xh为在对各单元的参考信号按幅度由小到大排序后，从最小采样值起的h各较小的参考单元采样值，x2为在对各单元的参考信号按幅度由小到大排序后，从最大采样值 起的12各较大的参考单元采样值。被检测单元信号输入图22 OS类CFAR结构示意图由图2

11、.1和图2.2可知，2L各参考单元构成了计算均值估计 卑用的数据窗，在每次雷达发射脉冲后，接收的所有回波数据将从这个数据窗一次滑过，由于参考单元数目有限，均值估计?会有一定起伏。参考单元越少，均值估计卑的起伏 越大。为了保持同样的虚警率，必须适当提高门限（调制K值）。但门限值的提高将降低发现概率，所以需要增加信噪比以保持指定的发现概率。3 CA-CFAR算法设计与实现CFAR技术是雷达自动检测系统中给检测策略提供检测阈值。其关键是选定 一个合适的自适应检测门限来保持目标检测时虚警概率的恒定。 在检测的“虚警” 和“漏检”间寻找到一个最佳平衡点。FPGA以其高的处理速度成为实现 CFAR算法的一

12、种好的选择。杂波背景下的恒虚警检测器，杂波的平均值只能通过被监测点的邻近单元计 算得到，所形成的恒虚警检测器称为邻近单元平均恒虚警检测器，也可直接称为单元平均恒虚警（CA-CFAR）检测器。CFAR算法的基本流程如图3.1.1所示。输入信号包括检测单元 丫和2n个参考单元。参考单元位于检测单元两侧，前后各n个。保护单元主要用在单目标 情况下，防止目标能量泄漏到参考单元影响检测效果。 Z为总的杂波功率水平的估计，通过对2n个参考单元的CFAR处理得到。T为标称化因子，它和 Z的乘积作为参考门限电平。当检测单元的值超过TXZ时，认为有目标，反之，认为无目标。1*JY* I1 FCFAR处理器=乘法

13、器a比较器有目标一0：无目标图3.1.1 CA-CFAR算法处理流程一般情况下，杂波同噪声相互独立，且平方律检波后都满足指数分布。 参考单元概率密度函数为（3-1）式中，卩是噪声功率。Z是一个随机变量，它的分布取决于 CFAR算法的选取以及参考单元的分布。虚警概率Pfa的表达式为Pfa 二 EzPYTZ|H。oO（3-2）-Ez . （1/ 2）exp（ -y/2）dyTZ=Ezexp（ -TZ/2）= Mz（T/ 2 J其中，HO表示没有目标，MZ (卩)称为矩母函数。在CA-CFAR检测器中，背景杂波功率水平 Z为2n个参考单元之和。n2n2nZ 八 Xi Xi 八 Xi(3-3)i 4i

14、 m 1i 4指数分布是r (a , B )分布在a = 1的特殊情况，r分布的概率密度函数为f x - - =x2e ：/厂2 I,x _0,： _0,戸亠0(3-4)其中，a和B是两个参数，r ( a )就是通常说的函数，对于整数a，它等 于(a - 1) !。相应的概率分布函数用 G ( a , B )表示，服从r分布的随机变量 X 记做XG ( a邙)。X的矩母函数为Mx2i；p1 = J(3-5)根据独立同分布的假设，第i个单元服从分布xiG (1,卩)。由于两个独立 随机变量和的矩母函数等于各随机变量的矩母函数的积，所以得到Z G (2n，卩)(3-6)将式(3-5)、 式(3-6

15、)代入式(3-2)得到Pfa 珂1 Tn(3-7)所以，得到标称化因子 T的计算式，即-4/2 nT = Pfa -1(3-8)参考教材中的算法，CA-CFAR的Verilog HDL设计及Modelsim功能仿真如 下：3.1 CFAR 的 Verilog HDL 设计下面介绍恒虚警电路的Verilog HDL设计。 设计方案：运用移位寄存器实现恒虚警电路功能 模块说明：CFAR.v:运用移位寄存器实现恒虚警电路功能。 详细设计：CFAR.vmodule CFAR(I_rst_n , l_clk l_noise , l_sig nal , O_resultin putl_rst_ n;in

16、putl_clkin put15:0l_no ise;in put15:0l_sig nal;output15:0O_result;reg15:0O_result;reg15:0R_no ise;reg15:0R1_noisereg15:0R2_no isereg15:0R3_no isereg15:0R4_n oisereg15:0R5_no isereg15:0R6_n oisereg15:0R7_no isereg15:0R8_no isereg15:0R9_no isereg15:0R10_noise ;reg15:0R11_noise ;reg15:0R12_noise ;reg15

17、:0R13_noise ;reg15:0R14_noise ;reg19:0R_addreg15:0R1_add;reg15:0R2_add;reg15:0R3_add;reg15:0R4_add;reg15:0R5_add;reg15:0R6_add;reg15:0R7_add;reg15:0R8_add;reg15:0R9_add;reg15:0R10_addreg15:0R11_addreg15:0R12_addreg15:0R13_addreg15:0R14_addreg15:0R15_addreg15:0R16_addreg15:0R_average ;reg15:0R_sig na

18、lreg15:0R1_sig nal ;reg15:0R2_sig nal ;reg15:0R3_sig nal ;reg15:0R4_sig nal ;reg15:0R5_sig nal ;reg15:0R6_sig nal ;reg15:0R7_sig nal ;reg15:0R8_sig nal ;reg15:0R9_sig nal ;reg15:0R10_signal ;reg15:0R11_signal ;reg15:0R12_signal ;reg15:0R13_sig nalreg15:0R14_sig nalreg15:0R15_sig nalreg15:0R16_sig na

19、lalways (posedge l_clk or n egedge l_rst_n)begi nif(I_rst_n)beg inR_no ise=16b0;R1_noise=16b0;R2_no ise=16b0;R3_no ise=16b0;R4_n oise=16b0;R5_no ise=16b0;R6_no ise=16b0;R7_no ise=16b0;R8_no ise=16b0;R9_no ise=16b0;R10_noise=16b0;R11_noise=16b0;R12_noise=16b0;R13_noise=16b0;R14_noise=16b0;endelsebeg

20、inR_no ise=l_no ise ;R1_noise=R_no iseR2_no ise=R1_noiseR3_no ise=R2_no iseR4_n oise=R3_no iseR5_no ise=R4_no iseR6_no ise=R5_no iseR7_no ise=R6_no iseR8_no ise=R7_no iseR9_no ise=R8_no iseR10_noise =R9_no ise ;R11_noise =R10_noise;R12_noise =R11_noise;R13_noise =R12_noise;R14_noise =R13_noise;enden

21、dalways (posedge l_clk or n egedge l_rst_ n)begi nif(l_rst_n)beg inR_add =19bO;endelsebeg inR_add= (l_no ise + R_no ise) + (R1_ noise + R2_no ise) +(R3_noise + R4_noise) + (R5_noise + R6_noise) + (R7_noise + R8_noise)+ (R9_noise + R10_noise)+ (R11_noise + R12_noise)+ (R13_noise + R14_noise);endendal

22、ways (posedge l_clk or n egedge l_rst_ n)begi nif（l_rst_n）beg inR1_add =16bO;R2_add =16bO;R3_add =16bO;R4_add =16bO;R5_add =16bO;R6_add =16bO;R7_add =16bO;R8_add =16bO;R9_add =16bO;R10_add=16bO;R11_add=16bO;R12_add=16bO;R13_add=16bO;R14_add=16bO;R15_add=16bO;R16_add=16bO;endelsebeg inR1_add =R_add19

23、:4R2_add =R1_addR3_add =R2_addR4_add =R3_addR5_add =R4_addR6_add =R5_addR7_add =R6_addR8_add =R7_addR10_add=R9_addR11_add=R10_addR12_add=R11_addR13_add=R12_addR14_add=R13_addR15_add=R14_addR16_add=R15_addR9 add =R8 addendendalways (posedge l_clk or n egedge l_rst_ n)begi nif(l_rst_n)beg inR_average

24、R16_add)beg inR_average =R_add18:3;endelsebeg inR_average = R16_add;endendendalways (posedge l_clk or n egedge l_rst_n)begi nif(I_rst_n)beg inR_sig nal=16b0R1_sig nal=16b0R2_sig nal=16b0R3_sig nal=16b0R4_sig nal=16b0R5_sig nal=16b0R6_sig nal=16b0R7_sig nal=16b0R8_sig nal=16b0R9_sig nal=16b0R10_sig n

25、al=16b0R11_sig nal=16b0R12_sig nal=16b0R13_sig nal=16b0R14_sig nal=16b0R15_sig nal=16b0R16_sig nal=16b0endelsebeg inR_sig nal=l_sig nalR1_sig nal=R_sig nalR2_sig nal=R1_sig nalR3_sig nal=R2_sig nalR4_sig nal=R3_sig nalR5_sig nal=R4_sig nalR6_sig nal=R5_sig nalR7_sig nal=R6_sig nalR8_sig nal=R7_sig n

26、alR9_sig nal=R8_sig nalR10_sig nal=R9_sig nalR11_sig nal=R10_sig nalR12_sig nal=R11_sig nalR13_sig nal=R12_sig nalR14_sig nal=R13_sig nalR15_sig nal=R14_sig nalR16_sig nal=R15_sig nalendendalways (posedge l_clk or n egedge l_rst_ n)begi nif(l_rst_n)beg inO_result =16bO;endelsebeg inO_result = R16_si

27、gnal - R_average;endendEn dmodule先利用matlab生成噪声和信号数据，另存为txt文件。编写testbench,对程序进行仿真测试。Testbe nch程序如下:module CFARTest;/I nputsreg I_rst_n;reg I_clk;reg 15:0 I_noise;reg 15:0 I_sig nal;/ Outputswire 15:0 O_result;parameter N=30;parameter S=10;reg 15:0 NOISE_LN-1:0;reg 15:0 SIGNAL_LS-1:0;in teger In dex;/ I nsta ntiate the Unit Under Test (UUT)CFAR uut (_rst_n(l_rst_n),_clk(I_clk),_n oise(l_ no ise),_sig nal(l_sig nal),.O_result(O_result);always #5 I_clk = I_clk;in itial beg in/I nitialize In putsl_rst_ n = 0;l_clk = 0;l_no ise = 0;l_sig nal