微机原理课后习题参考答案

1、习题五一思芳题1. 半导体存储器主要分为哪几类？简述它们的用途和区别。答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM （包括静态RAM和 动态RAM）和只读存储器ROM （包括掩膜只读存储器，可编程只读存睛器，可掠除只读存 储器和电可擦除只读存储器）。RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读写操作。一 般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。RAM的用途主要是用来 存放原始数据，中间结果或程序，与CPU或外部设笛交换信息。而ROM在微机系统运行过程中，只

2、能对其进行读操作，不能随机地进行写操作。断电 后ROM中的信息不会消失，具有非易失性。ROM通常用来存放相对固定不变的程序、汉宇 宇型库、宇符及图形符号等。根据制造工艺的不同，随机读写存储器RAM主要有双极型和卜I（）S型两类。双极型存储 器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高 速缓冲存储器；M（）S型存储器具有集成度高、功耗低、价恪便宜等特点，适用于内存储器。2. 存储芯片结构由哪几部分组成？简述各部分的主要功能。答：存储芯片通常由存储体、地址寄存器、地址译码器、敌据寄存器、读写驱动电路 及控制电路尊部分组成。存储体是存储器芯片的核心，它由多个墓本存

3、储单元组成，每个墓本存储单元可存储一 位二进制信息，具有0和1两种状态。每个存储单元有一个唯一的地址，供CPU访问。地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片內 某个指定的存储单元。通常在微机中，谊问地址由地址锁存器提供，存储单元地址由地址锁 存器输出后，经地址总线送到存储器芯片内直接迸行译码。地址译码器的作用就是用来接收CPU送来的地址信号并对它迸行存储芯片内部的“译 码”，选择与此地址相对应的存储单元，以便对该单元进行读写操作。读写控制电路产生并提供片选和读写控制逻揖信号，用来完成对被选中单元中各敌据 位的读写操作。精品数据寄存器用于暂时存放从存储单元读出

4、的教据，或暂时存放从CPU送来的要写入存储 器的数据。暂存的目的是为了协调CPU和存储器之间在速度上的差异。8.简述SRAM和DRAM的应用特点。答：SRAM具有鲜明的应用特点：a、由电路结构的特点，可以保证存储的数据信息只要不断电，就不会丢失；不霁要定 时刷新，简化丁外部电路。b、相对动态RAM,存取速度更快。c、内部电站结构复杂，集成度较低；制造价格成本较高。d、双稳态融发电路总有一个处于导通状态，使得静态RAM的电功耗较大。u、一般用作高速缓冲存储器（cache） oDRAM的应用特点主要有：a、集成度高、功耗小，制作成本低，适台制作大规模和超大规模集成电路，微机内存 储器几乎都是由DR

5、AM组成。b、由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路, 定期给电容补充电荷，以避免存储数据的丢失或歧变。丄8086/8088CPU与存储器连接时，三总线应如何实现连接？答：1）、存储器与CPU数据总线的连接CPU的敌据总线和存倩器的数据线直接连接。当壽要进行位扩充时，各芯片的数据线分 别连接到数据总线的不同位线上，CPU需一次选中多片并从多片芯片上读写一个宇节的数 据。当雷要进行宇扩充时，各存储芯片的数据线均连接到数据总线上，CPU只能选中其中的 一个芯片，并从该片中读写一个宇节敌据。2）、存储器与CPU控制总线的连接存储器与CPU控制总线的连接的控制信号主要

6、有：地址锁存允许信号、i埶写对象选择 信号、读写选通信号、准缶就绪信号等。存储器的控制信号将与CPU上述的对应信号线连接。3）、存储器与CPU地址总线的连接存储器与CPU地址总线的连接涉及译码和寻址问题。通过全译码或部分译码，可以规划 设计微机系统中存储器的地址空间分配，将整个地址空间台理地分配到ROM和RAM等不同 类型的存储器上。将构成存储器的各个存储芯片的地址信号线与CPU地址总线中低位相连 接；精品CPU地址总线的高位地址线连接译码器，产生并送出片选信号，连接到对应芯片的片选 信号引脚；或将高位地址线宜接连接到芯片的选引脚。5.简述线选、部分译码和全译码的应用待点。答：线选的应用特点是

7、不需要地址译码设爸，线路简单，适用于连接存储芯片数長较少 的场台；部分译码方式由于一定有一些未参与实际译码的地址线，他们的取值具有“无关 性”，既可以为1,也可以为0,因此采用部分译码法亘然可以简化译码电路，但每个存储单 元必将对应多个地址，出现“地址重叠”的现象，一部分地址空间将被浪费。因此在系统存 储容長要求不大的情况下，适台采用该译码方式；在全译码译码方式下，全部20位地址总线 信号都参加译码，存储器芯片上的每一个单元在整个内存空间中具有唯一的一个地址，不会 出现“地址重叠”的问题。6-简述存储器芯片中存储单元数長、存储位数与所连接的总线数長的对应关系。答：存储单元数=2; （M为地址线

8、数長）;数据线数=存储单元的存储位教o7. 简述CPU与Cache.主存、外（辅）存之间的关系。答：CPU可直接用指令对內存储器进行读/写访问。为了解决和协调容長、速度、价格 之间的矛盾，在主存和CPU之间増加速度更高、但容長较小的高速缓冲存储器（cache）来提 高CPU的存取速度。外存的容長最大，每单位存储容基的相对价解低，但访问速度也是较 慢的。3. 简述存储芯片的位扩充和宇扩充的意义。答：位扩充指的是对存储单元的位数不足8位的芯片，通过多片“并联”的连接方式， 扩充为8位的存储位数。宇扩充是对存储器容長的扩充，或称对存储单元教長的扩充。二.综合题1-已知一个SRAM芯片的容長为16KX

9、4位，该芯片的地址线为多少条？数据线为多少 条？答：芯片容長为2rB=8KB,所以该芯片的地址线为14条，教据线为4条。2.巳知一个PRAM芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容長。答：4x2? =128x4位。3某存储芯片上有1024个存储单元，每个存储单元可存放4位二迸制数值，则该存储芯片的存储容長是多少精品宇节。答:512Bo4. 某RAM芯片的存储容長为1024X8位，该芯片的外部引脚昱少应有几条？其中几 条地址线？几条数据线？若已知某RAM芯片引脚中有13条地址线，8条数据线，那么该 芯片的存储容旻是多少？（本题表述的不够清帮）答：该芯片外部引脚杲少应有18条；其中

10、10条地址线，8条数据线。芯片的存储容長是8KB。5. 在部分译码电路中，若CPU的地址线人5、AI4An未参加译码，则存储单元的重复地 址有多少个。答：23=8个。6. 假设选用一片6264芯片（8Q8位）和一片2764芯片（8K*8位）构成内存储系统。采 用线选法控制片选端，至少雷要多少条片选地址线？若采用部分译码法控制片选端，至少需 吏多少条片选地址线？采用全部译码法控制片选端，则霁要多少条的片选地址线？答：用线选法控制片选端，至少需要1条片选地址线；若采用部分译码法控制片选端, 至少需要1条片选地址线；采用全部译码法控制片选端，则尋要全部的高位片选地（对于 该题为7条）址线。7设某微型

11、机的内存RAM区的容長为128KB,若用2164（64K*1位）芯片构成这样的存储 器，需多少片2164?至少雲多少根地址线？其中多少根用于片内寻址？多少根用于片选译 码？答：雾16片2164;至少需17根地址线；其中16根用于片内寻址；1根用于片选译码。8. 设有一个存储器系统，由2个8KB的6264SRAM芯片构成。其中1#芯片的地址范围为 0A6000H-0A7FFFH, 2#芯片的地址范围为0AA000H-0ABFFFH ,下图画出T74LS138译码器、 存储器与8088CPU的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。精品74LS138A AnIO/MIOAA13如

12、2如18088RDA】6_264点12细CE1SKX8A2Ao CESKXSWEOE nDr DoWE OEE OEGl一S 一屜 c BA1A15pCTAB竹4Y、A tAY6Y?A12AD7 D=Au A。6D。第9題808CPU最小方式系统8KBR0NL 16KBRAM存储器电路连接图9.选用8088CPU设计一个微处理器系统，要求存储器的容呈为8KB的EPROM,采764 nn 芯片（8KX8位）;RA啲容昱为16KB,采用6264芯片（8KX8位）。连接电站如下图所示。个或门假设工作在晨小模式下。试计算确定各个存储芯片的地址空间。答：276铀勺存储地址为8E000H8FFFFH；1#6264的存储地址为82000H83FFFH; 2#6264的存储地址为80000H 81FFFH.8KB 的RAM 空间为840(X)H85FFFH。10在第8题的基础上，若仍