数字逻辑电路课程设计__数字钟综述

1、数字逻辑课程设计实验报告书题目：数字钟姓名：专业：班级：学号：指导教师：-18 -一、设计任务要求 3二、设计思想及说明4三、设计和实现过程4四、经验、体会总结12五、参考文献13设计任务与要求设计任务：设计一个具有整点报时功能的数字钟要求：1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功 能的数字钟。2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。3、 计时过程具有整点报时功能，当时间到达整点前10秒进行报时。4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。5、画出框图和逻辑电路图。功能：1、计时功能：要求准确计时，以数字形式显示时、

2、分、秒的时间。小时的计时要求为“ 12 翻1”。2、校时功能：当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小 时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计 数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制， 使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作校时 脉冲。3、仿广播电台整点报时：每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点

3、时刻。1、设计思想及说明数字钟原理框图下图所示，电路一般包括以下几个部分：切换电路、时分秒计数器、校时电路、整点报时电路及星期显示电路。其基本原理是:秒计数器按“ 60进制”向分计数器进位，分计数器按“ 60进制”向时计数 器进位，小时计数器按“24进制”规律计数，计数器经译码器送到显示器。 计数出现误差可用校时电路进行校时，校分，并具有可整点报时功能。电路组成框图：三、设计和实现过程1. 各元件功能74LS160可预置BCD异步清除器，具有清零与置数功能的十进制递增 计数器。74LS00:二输入端四与非门74LS04:六反相器74LS 08:二输入端四与门74LS20 :四输入端双与非门2.

4、 各部分电路的设计过程（1）时分秒计数器的设计时间计数电路由秒个位和秒十位计数器、 分个位和分十位计数器及时个 位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十 位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为 12进制计数器。秒/分钟显示电路：由于秒钟与分钟的都是为 60进制的，所以它们的 电路大体上是一样的，都是由一个 10进制计数器和一个6进制计数器组 成；有所不同的是分钟显示电路中的10进制计数器的ENP和 ENT引脚是由 秒钟显示电路的进位信号控制的。分和秒计数器都是模M=60的计数器，其计数规律为0001585900。可选两片74LS160设计较为简

5、单。时计数器是一个“ 12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显 示为01时00分00秒，实现日常生活中习惯用的计时规律。可选两片 74LS160 设计。CCD HEXCD HEX11ONO寺GW74LSOODU4A -3 71LSO8DSV士士-UULDA汐.CocQmrJKDsi鼻a；4_H74L?de0D74LS08D74LS1S0D图2 60进制同步递增计数器U17DCD HEX：:DCD HEX.- U19:U1SA：:10：他泅 c刑A -承fi A-ACB 耐 MOA 口：il h=L=11:7SOPD： *

6、1*FFfr. y- ZLSOODU30A49U29A52U367dL S08DU31 AU32A74LS0AD7dL S04D亠 ULK74LS00DU34AFfXlsood50图5报时电路一般时钟都具备整点报时的功能，即在时间出现整点前数秒内，数字钟 会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波。 根据要求，电路应在整点前10秒钟内开始整点报时。即当时间在 59分50 秒到59分59秒期间时，报时电路报时控制信号。分计数器显示“ 59”，即 分计数器的输出为01011001 ;秒计数器的十位显示“ 5”，即秒计数器的十 位的输出为0101时，只需要控制秒个位计数器，就能实

7、现仿电台整点报时。3. 部分电路的仿真图（1）秒向分产生进位时，秒计数器输出及进位信号的波形图中60.000m之前为秒计数器输出的波形，60.000m时刻为秒向分进位,24由低电平变为高电平，其余还为低电平，说明此时分位为01分(2) 时计数器(12进制)的输出波形图中58.000m时刻为12进制清零波形之后为01-02-12循环的计数。(3) 进行分校时时，分校时开关 S1和分计数脉冲的波形Time (S)33.2JOm 36.7JOtn 40.2JOtn 43.7j50m47 2:50m50 7JOtnCPMUrLFLTLTLLTLTLTLI U5hi一1厂一1厂图中5为开关S1波形图，C

8、PMI为分计数脉冲的波形，S1的开关均 为手动。(4) 整点时，报时输出信号的波形Time (S)163750m 16900m 172.750m 176.250m 179.750m 18325th图中由低电平变为高电平的时刻为分钟59秒钟为51的时刻，53,55, 57, 59时刻均为高电平，意为报警显示。4. 实物电路组装调试的方法、调试过程及遇到的问题：根据电路图进行实物的连接。首先分别进行秒、分、时电路的连接，进 行调试，实现成功后再进行校时电路的连接，检验分校时的开关是否正确，然后检验时校时的开关。最后连接报时电路。连接完成将分调到59分，观察当秒为51，53，55，57, 59时是否

9、发光报警。调试分、秒时，如果到59后立刻清零则表示运行正常。调试小时部分 时，如果在计数到12,下一时刻就清零则表示运行正常。校时电路的调试 为按下逻辑开关后，所对应的校时部分和秒同步，再按下后则停止。报时 电路的调试为：先将分调到 59分，在秒到51，53，55，57，59的时候会 有发光二极管发光报警。整体电路的调试为将小时调到12，分调到59,当秒为51, 53, 55, 57, 59时发光二极管发光，然后变为 01时00分00秒。电路连接好后，打开电源有时会出现LED数码显示不稳定的现象，可能 是数字电子技术试验箱接触不良的问题。电路连接在没有问题的情况下，出现秒和分40进位的情况。在老师的指导下，将秒和分的输出取反后再连接，这种情况就消失了。5. 设计结论此次的数字钟设计需要先进行仿真， 再将电路连接出来，只有熟悉逻辑 电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在 并及时纠正了。四、经验、体会总结在此次的数字钟设计过程中，更进一步地熟悉了 74LS160 74LSO0 74LS04 74LS08 74