第11章 时序逻辑电路

1、11.1 触发器触发器 11.2 时序逻辑电路分析时序逻辑电路分析 11.3 计数器计数器 时序逻辑电路的输出状态不仅取决于当时的输入时序逻辑电路的输出状态不仅取决于当时的输入 状态，而且还与电路的原来状态有关，也就是状态，而且还与电路的原来状态有关，也就是具有记具有记 忆功能忆功能。 11.1.1 11.1.2 11.1.3 11.1.4 11.1.5 触发器逻辑功能的转换触发器逻辑功能的转换 触发器具有触发器具有两个稳定的状态两个稳定的状态，分别用来代表，分别用来代表 二进制数码的二进制数码的1 1和和0 0。它可以保持所记忆的信息，。它可以保持所记忆的信息， 只有只有在一定的外界触发信号

2、作用下在一定的外界触发信号作用下，它才能由一，它才能由一 个稳定状态翻转到另一稳定状态，即存入新数码。个稳定状态翻转到另一稳定状态，即存入新数码。 按结构：按结构： 分类：分类： 基本型基本型 主从型主从型 维持阻塞型维持阻塞型 按逻辑功能：按逻辑功能： RSRS触发器触发器 JKJK触发器触发器 T T触发器触发器 电电 路路 组组 成成 和和 逻逻 辑辑 符符 号号 SR QQ S R Q Q (a) 逻辑图 (b) 逻辑符号 & SR 基本基本RS RS 触发器由触发器由两个与非门交叉耦合两个与非门交叉耦合而成，如图：而成，如图： 信号输入端，低电平有效。信号输入端，低电平有效。触发器有

3、两个稳定状态：触发器有两个稳定状态： (2) , 称为称为复位复位状态状态( (0 0态态) )；1, 0 QQ 0,1 QQ(1) , 称为称为置位置位状态状态( (1 1态态) )； SR QQ & 工作原理工作原理 R SQ 10 01 0 10 R=0R=0、S=1S=1时：由于时：由于R=0R=0，不论原来，不论原来Q Q为为0 0还是还是1 1，都有，都有Q=1Q=1；再；再 由由S=1S=1、Q=1Q=1可得可得Q Q0 0。即不论触发器原来处于什么状态都将变。即不论触发器原来处于什么状态都将变 成成0 0状态，这种情况称将状态，这种情况称将触发器置触发器置0 0或复位或复位。R

4、 R端称为触发器的端称为触发器的 置置0 0端或复位端。端或复位端。 SR QQ & 01 10 R SQ 0 10 R=1R=1、S=0S=0时：由于时：由于S=0S=0，不论原来，不论原来Q Q为为0 0还是还是1 1，都有，都有Q=1Q=1；再；再 由由R=1R=1、Q=1Q=1可得可得Q Q0 0。即不论触发器原来处于什么状态都将变。即不论触发器原来处于什么状态都将变 成成1 1状态，这种情况称将状态，这种情况称将触发器置触发器置1 1或置位或置位。S S端称为触发器的端称为触发器的 置置1 1端或置位端。端或置位端。 1 01 SR QQ & 11 10 R=1R=1、S=1S=1时

5、：根据与非门的逻辑功能不难推知，触发器保持时：根据与非门的逻辑功能不难推知，触发器保持 原有状态不变，即原来的状态被触发器存储起来，这体现了原有状态不变，即原来的状态被触发器存储起来，这体现了触触 发器具有记忆能力发器具有记忆能力。 R S Q 0 10 1 01 1 1不变 10 SR QQ & 00 11R S Q 0 10 1 01 1 1不变 0 0不定 R=0R=0、S=0S=0时：时：Q=Q=1Q=Q=1，不符合触发器的逻辑关系。并且由于，不符合触发器的逻辑关系。并且由于 与非门延迟时间不可能完全相等，在两输入端的与非门延迟时间不可能完全相等，在两输入端的0 0同时撤除后，同时撤除

6、后， 将不能确定触发器是处于将不能确定触发器是处于1 1状态还是状态还是0 0状态。所以状态。所以触发器不允许触发器不允许 出现这种情况出现这种情况，这就是基本，这就是基本RS RS 触发器的约束条件。触发器的约束条件。 功能表功能表 R SQ功能 0 0 0 1 1 0 1 1 不定 0 1 不变 不允许 置 0 置 1 保持 波形图波形图 反映触发器输入信号取值和状态之间对应关系的图形称为反映触发器输入信号取值和状态之间对应关系的图形称为 波形图波形图 R S Q Q 置1置0置1置1置1保持不允许 基本基本RS触发器的特点触发器的特点 （1）触发器的次态不仅与输入信号状态有关，而且与触）

7、触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。发器的现态有关。 （2）电路具有）电路具有两个稳定状态两个稳定状态，在无外来触发信号作用时，在无外来触发信号作用时， 电路将保持原状态不变。电路将保持原状态不变。 （3）在外加触发信号有效时，电路可以触发翻转，实现）在外加触发信号有效时，电路可以触发翻转，实现 置置0或置或置1。 （4）在稳定状态下两个输出端的状态和必须是互补关系，）在稳定状态下两个输出端的状态和必须是互补关系， 即即有约束条件有约束条件。 在数字电路中，凡根据输入信号R、S情况的 不同，具有置0、置1和保持功能的电路，都 称为RS触发器。 & GC & GD Q

8、& GA & GB DS Q DR R S CP 逻辑电路逻辑电路 DR S R Q 图形符号图形符号 DS S 1S R 1R C1 Q CP 可控可控RS RS 触发器的逻辑图和图形触发器的逻辑图和图形 符号：符号： 与基本与基本RSRS触发器区别为：触发器区别为： 增加了由增加了由与非门与非门G GC C和和G GD D组成组成 的引导电路的引导电路；R R和和S S是置是置0 0和置和置1 1信信 号输入端，还有号输入端，还有时钟脉冲时钟脉冲CPCP 输输 入端。入端。 时钟脉冲时钟脉冲CPCP是一种控制命令是一种控制命令 ，通过引导电路实现对输入端，通过引导电路实现对输入端R R和和

9、 S S的控制，故称为可控的控制，故称为可控RS RS 触发器触发器 当时钟脉冲当时钟脉冲CPCP来到之前，即来到之前，即当当 CP=0CP=0时时，不论，不论R R和和S S端的电平如何变端的电平如何变 化，化，G GC C门和门和G GD D门的输出均为门的输出均为1 1，基，基 本触发器本触发器保持原状态不变保持原状态不变。 & GC & GD Q & GA & GB DS Q DR R S CP 逻辑电路逻辑电路 只有当时钟脉冲来到后，即只有当时钟脉冲来到后，即 CP=1CP=1时时，触发器才，触发器才按按R R、S S端的输端的输 入状态入状态来决定其输出状态。来决定其输出状态。 R

10、 R和和S S是是直接置直接置0 0和和直接置直接置1 1端端，即，即不受时钟脉冲的控制不受时钟脉冲的控制， 可以对基本触发器置可以对基本触发器置0 0或置或置1 1，一般用于置初态，在工作过程，一般用于置初态，在工作过程 中它们处于中它们处于1 1态（高电平）。态（高电平）。 触发器次态与输入信号和电路原状态（现态）之间触发器次态与输入信号和电路原状态（现态）之间 的关系如下表：的关系如下表： CPSR 0 100 1101 1010 111不定不定 主主 要要 特特 点点 波波 形形 图图 （1 1）时钟电平控制。在）时钟电平控制。在CPCP1 1期间接收输入信号，期间接收输入信号， CP

11、CP0 0时状态保持不变，与基本时状态保持不变，与基本RS RS 触发器相比，对触发器相比，对 触发器状态的转变增加了时间控制。触发器状态的转变增加了时间控制。 （2 2）R R、S S之间有约束。不能允许出现之间有约束。不能允许出现R R和和S S同时为同时为1 1 的情况，否则会使触发器处于不确定的状态。的情况，否则会使触发器处于不确定的状态。 C P R S Q Q 不不 变变 不不 变变 不不 变变 不不 变变 不不 变变 不不 变变 置置 1 1 置置 0 0 置置 1 1 置置 0 0 不不 变变 它由两个它由两个可控可控RSRS触发器串联触发器串联组成，两者分别组成，两者分别为主

12、为主 触发器触发器和和从触发器从触发器。 主从型主从型JKJK触发器的逻辑图和图形符号如下：触发器的逻辑图和图形符号如下： & & (a) 电路 Q Q (b) 逻辑符号 SD J C K RD S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q 工工 作作 原原 理理 （1）接收输入信号的过程接收输入信号的过程。 CP=1时，主触发器被打开时，主触发器被打开，可以接收输入信号，可以接收输入信号J、K，其，其 输出状态由输入信号的状态决定。但由于输出状态由输入信号的状态决定。但由于CP=0，从触发从触发 器被封锁器被封锁，无论主

13、触发器的输出状态如何变化，对从触，无论主触发器的输出状态如何变化，对从触 发器均无影响，即发器均无影响，即触发器的输出状态保持不变触发器的输出状态保持不变。 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q （2）输出信号过程输出信号过程 当当CP下降沿到来时，即下降沿到来时，即CP由由1变为变为0时，主触发器被封锁时，主触发器被封锁，无，无 论输入信号如何变化，对主触发器均无影响，即在论输入信

14、号如何变化，对主触发器均无影响，即在CP=1期间期间 接收的内容被存储起来。同时，由于接收的内容被存储起来。同时，由于CP由由0变为变为1，从触发器从触发器 被打开被打开，可以接收由主触发器送来的信号，其输出状态由主，可以接收由主触发器送来的信号，其输出状态由主 触发器的输出状态决定。在触发器的输出状态决定。在CP=0期间，由于主触发器保持状期间，由于主触发器保持状 态不变，因此受其控制的从触发器的状态也即态不变，因此受其控制的从触发器的状态也即Q、Q的值当的值当 然不可能改变。然不可能改变。 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP

15、 K SD RD Q Q （1）0J、0K。设触发器的初始状态为 0，此 时主触发器的0 1 KQR、0 1 QJS，在1CP时主 触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从 触发器的1 2 R、0 2 S，也保持为 0 状态不变。如果触 发器的初始状态为 1，当 CP 从 1 变 0 时，触发器则保持 1 状态不变。可见不论触 发器原来的状态如何， 当 0 KJ时，触发器的状态均保持不变，即 nn QQ 1 。 逻逻 辑辑 功功 能能 分分 析析 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q

16、Q （2）0J、1K。设触发器的初始状态为 0，此时主触发 器的0 1 R、0 1 S，在1CP时主触发器保持为 0 状态不变；当 CP 从 1 变 0 时，由于从触发器的1 2 R、0 2 S，从触发器也保 持为 0 状态不变。如果触发器的初始状态为 1，则由于1 1 R、 0 1 S，在1CP时将主触发器翻转为 0 状态；当 CP 从 1 变 0 时，由于从触发器的1 2 R、0 2 S，从触发器状态也翻转为 0 状 态。可见不论触发器原来的状态如何，当0J、1K时，输入 CP 脉冲后，触发器的状态均为 0 状态，即0 1 n Q。 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q

17、1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q （2）0J、1K。设触发器的初始状态为 0，此时主触发 器的0 1 R、0 1 S，在1CP时主触发器保持为 0 状态不变；当 CP 从 1 变 0 时，由于从触发器的1 2 R、0 2 S，从触发器也保 持为 0 状态不变。如果触发器的初始状态为 1，则由于1 1 R、 0 1 S，在1CP时将主触发器翻转为 0 状态；当 CP 从 1 变 0 时，由于从触发器的1 2 R、0 2 S，从触发器状态也翻转为 0 状 态。可见不论触发器原来的状态如何，当0J、1K时，输入 CP 脉冲后，触发器的状态均为 0 状态，即0 1

18、n Q。 & & S2 Q2 C2 R2 Q2 从触发器 S1 Q1 C1 R1 Q1 主触发器 1 J CP K SD RD Q Q （3）1J、0K。设触发器的初始状态为 0，此时主触发器 的0 1 R、1 1 S，在1CP时主触发器翻转为 1 状态；当 CP 从 1 变 0 时，由于从触发器的0 2 R、1 2 S，故从触发器也翻转为 1 状 态。如果触发器的初始状态为 1，则由于0 1 R、0 1 S，在1CP 时主触发器状态保持 1 状态不变；当 CP 从 1 变 0 时，由于从触发器 的0 2 R、1 2 S，从触发器状态也保持 0 状态不变。可见不论触发 器原来的状态如何，当1J

19、、0K时，输入 CP 脉冲后，触发器的 状态均为 1 状态，即1 1 n Q。 CP J K Q 功功 能能 表表 波波 形形 图图 J K 1n Q 功能 0 0 n Q 保持 0 10置 0 1 01置 1 1 1 n Q翻转 主从型触发器在主从型触发器在 CPCP从从1 1下跳为下跳为0 0时时 翻转，也就是在翻转，也就是在 时钟脉冲时钟脉冲下降沿下降沿 触发触发。避免避免了了“ 空翻空翻” 维持维持- -阻塞型阻塞型D D 触发器的逻辑符号如下图示：触发器的逻辑符号如下图示： DR S R Q DS D1D C1 Q CP 输出与输入之间的关系见真值表：输出与输入之间的关系见真值表：

20、1 1 0 0 Q n+1D 逻辑功能为：触发器的输出状态仅决定于到达前输逻辑功能为：触发器的输出状态仅决定于到达前输 入端的状态，而与触发器现态无关，即：入端的状态，而与触发器现态无关，即：DQ n 1 就构成了计数器，其连接图如下：就构成了计数器，其连接图如下： DR S R QDS 1D C1 Q CP 工作波形如下：工作波形如下： CP Q Q DR 在双稳态触发器中，除了在双稳态触发器中，除了RSRS触发器和触发器和JKJK触触 发器外，根据电路结构和工作原理的不同，还发器外，根据电路结构和工作原理的不同，还 有众多具有不同逻辑功能的触发器。根据实际有众多具有不同逻辑功能的触发器。根

21、据实际 需要，可需要，可将某种逻辑功能的触发器经过改接或将某种逻辑功能的触发器经过改接或 附加一些门电路后，转换为另一种逻辑功能的附加一些门电路后，转换为另一种逻辑功能的 触发器触发器。 JK触发器触发器D触发器触发器 D SD D C RD Q Q J C K Q Q 1 CP D 触发器的构成及其逻辑符号 (a) 电路 (b)逻辑符号 D 触发器的功能表 D 1n Q功能 00置 0 11置 1 JK触发器触发器T触发器触发器 T 触发器的功能表 T 1n Q功能 0 n Q保持 1 n Q翻转 T SD T C RD Q Q J C K Q Q CP T 触发器的构成及其逻辑符号 (a)

22、 电路 (b)逻辑符号 J C K 1Q Q CP JK触发器触发器T触发器触发器 T触发器的逻辑功能：每来一个时钟脉冲翻转一次。触发器的逻辑功能：每来一个时钟脉冲翻转一次。 D触发器触发器T触发器触发器 CP D C Q Q 时序逻辑电路是数字电路中另一类重要电路。时序逻辑电路是数字电路中另一类重要电路。 在时序逻辑电路中，任意时刻的输出信号不仅取决于在时序逻辑电路中，任意时刻的输出信号不仅取决于 当时的输入信号，而且还取决于电路原来的状态，即与以当时的输入信号，而且还取决于电路原来的状态，即与以 前的输入和输出信号也有关系。前的输入和输出信号也有关系。 （1 1）根据给出的电路图列出触发器

23、的控制输入方程和电路）根据给出的电路图列出触发器的控制输入方程和电路 的外输出方程。的外输出方程。 （2 2）列出时序逻辑电路的次态方程。）列出时序逻辑电路的次态方程。 （3 3）列出电路的状态转换真值表。）列出电路的状态转换真值表。 （4 4）做出电路的状态转换表和状态转换图。）做出电路的状态转换表和状态转换图。 （5 5）分析说明电路的逻辑功能。）分析说明电路的逻辑功能。 能够记忆输入脉冲个数的电路称为计数器。能够记忆输入脉冲个数的电路称为计数器。 计计 数数 器器 二进制计数器二进制计数器 十进制计数器十进制计数器 N N进制计数器进制计数器 加法计数器加法计数器 同步计数器同步计数器

24、异步计数器异步计数器 减法计数器减法计数器 可逆计数器可逆计数器 加法计数器加法计数器 减法计数器减法计数器 可逆计数器可逆计数器 二进制计数器二进制计数器 十进制计数器十进制计数器 N N进制计数器进制计数器 计数器：计数器： 1 1、异步二进制计数器、异步二进制计数器 3位异步二进制加法计数器位异步二进制加法计数器 Q0 Q1 Q2 1 CP J C K J C K J C K Q Q Q Q Q Q F0 F1 F2 RD 由于由于3 3个触发器都接成了个触发器都接成了T T触发器，所以最低位触发器触发器，所以最低位触发器F F0 0每每 来一个时钟脉冲的下降沿（即来一个时钟脉冲的下降沿

25、（即CPCP由由1 1变变0 0）时翻转一次，而其）时翻转一次，而其 他两个触发器都是在其相邻低位触发器的输出端他两个触发器都是在其相邻低位触发器的输出端Q Q由由1 1变变0 0时时 翻转，即翻转，即F F1 1在在Q Q0 0由由1 1变变0 0时翻转，时翻转，F F2 2在在Q Q1 1由由1 1变变0 0时翻转。时翻转。 CP Q 0 Q 1 Q 2 波形图波形图 F F0 0每输入一个时钟脉冲每输入一个时钟脉冲 翻转一次。翻转一次。 F F1 1在在Q Q0 0由由1 1变变0 0时翻转。时翻转。 F F2 2在在Q Q1 1由由1 1变变0 0时翻转。时翻转。 二分频二分频 四分频四分频 八分频八分频 2 2、同步二进制计数器、同步二进制计数器 CP J C K J C K J C K & 1 &