数字电子技术基础第七章(第五版)

1、7. 存储器、复杂可编程逻辑器 和现场可编程门阵列 7.1 只读存储器只读存储器 7.2 随机存取存储器随机存取存储器 7.3 复杂可编程逻辑器件复杂可编程逻辑器件 *7.4 现场可编程门阵列 *7.5 用EDA技术和可编程器件的设计 例题 教学基本要求：教学基本要求： 掌握半导体存储器字、位、存储容量、地址等基掌握半导体存储器字、位、存储容量、地址等基 本概念。本概念。 掌握掌握RAM、ROM的工作原理、容量扩展及典型应的工作原理、容量扩展及典型应 用。用。 了解存储器的存储单元的组成及工作原理。了解存储器的存储单元的组成及工作原理。 概概 述述 半导体存贮器半导体存贮器能存放大量二值信息的

2、半导体器件。能存放大量二值信息的半导体器件。 可编程逻辑器件是一种通用器件，其逻辑功能是由用户可编程逻辑器件是一种通用器件，其逻辑功能是由用户 通过对器件的编程来设定的。它具有集成度高、结构灵通过对器件的编程来设定的。它具有集成度高、结构灵 活、处理速度快、可靠性高等优点。活、处理速度快、可靠性高等优点。 存储器的主要性能指标存储器的主要性能指标 读取速度快读取速度快存储时间短存储时间短 存储数据量大存储数据量大存储容量大存储容量大 7.1 只读存储器只读存储器 7.1 .1 ROM的的 定义与基本结构定义与基本结构 7.1.2 两维译码两维译码 7.1.3 可编程可编程ROM 7.1.4 集

3、成电路集成电路ROM 7.1.5 ROM的读操作与时序图的读操作与时序图 7.1.6 ROM的应用举例的应用举例 存储器存储器 RAM (Random-Access Memory) ROM (Read-Only Memory) RAM(随机存取存储器随机存取存储器): 在运行状态可以随时进行读或写操作。在运行状态可以随时进行读或写操作。 存储的数据必须有电源供电才能保存存储的数据必须有电源供电才能保存, 一旦掉电一旦掉电, 数据全部丢失。数据全部丢失。 ROM(只读存储器只读存储器)：在正常工作状态只能读出信息。：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常

4、数等）。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM SRAM(Static RAM)：静态：静态RAM DRAM (Dynamic RAM)：动态动态RAM 7.1 只读存储器只读存储器 几个基本概念：几个基本概念： 存储容量（存储容量（M)：存储二值信息的总量。：存储二值信息的总量。 字数：字的总量。字数：字的总量。 字长（位数）：表示一个信息的多位二进制码称为一个字，字长（位数）：表示一个信息的多位二进制码称为一个字， 字的位数称为字长。字的位数称为字长。 存储容量（存储容量（M)字数字数位数位数 地址

5、：每个字的编号。地址：每个字的编号。 字数字数=2n （n为存储器外部地址线的线数）为存储器外部地址线的线数） Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 M=256x4 只读存储器，工作时内容只能读出，不能随时写入，所只读存储器，工作时内容只能读出，不能随时写入，所 以称为只读存储器。以称为只读存储器。(Read-Only Memory) ROM的分类的分类 按写入情况划分按写入情况划分 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM 按存贮单元中按存贮单

6、元中 器件划分器件划分 二极管二极管ROM 三极管三极管ROM MOS管管ROM 7.1 .1 ROM的的 定义与基本结构定义与基本结构 存储矩阵存储矩阵 7.1.1 ROM的定义与基本结构的定义与基本结构 数据输出数据输出 控制信号输入控制信号输入输出控制电路输出控制电路 地址译码器 地址译码器 地址输入地址输入 地址译码器地址译码器 存储矩阵存储矩阵 输出控制电路输出控制电路 1）ROM结构示意图结构示意图 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 存储存储 矩阵矩阵 位线位线 字线字线 输出

7、控制电路输出控制电路 M=4 4 地址译码器地址译码器 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译码器译码器 字线与位线的交点都是一个字线与位线的交点都是一个 存储单元。交点处有二极管存储单元。交点处有二极管 相当存相当存1 1，无二极管相当存，无二极管相当存0 0 当当OE=1时输出为高阻状态时输出为高阻状态 00 01 01 11 1101 1110 1000 1101 地地 址址 A1A0D3D2D1D0 内内 容容 当当OE=0时时 A6 A7 A4 A5 D0 +VD D R R R R Y0 Y1

8、 Y14 Y15 4 线线 | 1 16 6 线线 译译 码码 器器 1 16 6 线线-1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线字线 存储存储 矩阵矩阵 位线位线 字线与位线的字线与位线的 交点都是一个交点都是一个 存储单元。存储单元。 交点处有交点处有 MOS管相当存管相当存 0，无，无MOS管管 相当存相当存1。 7.1.2 两维译码两维译码 该存储器的容量该存储器的容量=? 有一种可编程序的有一种可编程序的 ROM ROM ，在出厂时全部，在出厂时全部 存储存储 “ “1”1”，用户可根据需

9、要将某些单元改写为，用户可根据需要将某些单元改写为 “0”,0”,但是，只能改写一次，称为但是，只能改写一次，称为 PROMPROM。 字线字线 位位 线线 熔熔 断断 丝丝 若将熔丝烧断，若将熔丝烧断， 该单元则变成该单元则变成“0”0”。 显然，一旦烧断后不显然，一旦烧断后不 能再恢复。能再恢复。 二、可二、可编程编程ROMROM（PROMPROM） 三、可擦除可编程三、可擦除可编程ROM（EPROM） 当浮栅上带有负电荷时，则衬底表面感应的是正当浮栅上带有负电荷时，则衬底表面感应的是正 电荷，这使得电荷，这使得MOS管的开启电压变高，如果给控制管的开启电压变高，如果给控制 栅加上同样的控

10、制电压，栅加上同样的控制电压，MOS管仍处于截止状态。管仍处于截止状态。 SIMOS管利用浮栅是管利用浮栅是 否累积有负电荷来存否累积有负电荷来存 储二值数据。储二值数据。 存储单元采用存储单元采用N沟道叠栅管沟道叠栅管(SIMOS)。其结构如下：。其结构如下： 写入数据前，浮栅不写入数据前，浮栅不 带电荷，要想使其带带电荷，要想使其带 负电荷，需在漏、栅负电荷，需在漏、栅 级上加足够高的电压级上加足够高的电压 25V即可。即可。 若想擦除，可用紫外线或若想擦除，可用紫外线或X射线，距管子射线，距管子2厘米处照厘米处照 射射15-20分钟。分钟。 当浮栅上没有电荷时，给控制栅加上控制电压，当浮

11、栅上没有电荷时，给控制栅加上控制电压， MOS管导通管导通. 7.1.3 可编程可编程ROM（256X1位位EPROM） 256个存储单元排成个存储单元排成16 16的矩阵的矩阵 行译码器从行译码器从16行中选出要行中选出要 读的一行读的一行 列译码器再从选中的一行存列译码器再从选中的一行存 储单元中选出要读的一列的储单元中选出要读的一列的 一个存储单元。一个存储单元。 如选中的存储单元的如选中的存储单元的MOS管管 的浮栅注入了电荷，该管截的浮栅注入了电荷，该管截 止，读得止，读得1；相反读得；相反读得0 与与EPROMEPROM的区别是：的区别是： 浮栅延长区与漏浮栅延长区与漏 区区N+N

12、+之间的交叠之间的交叠 处有一个厚度约处有一个厚度约 为为80A (80A (埃埃) )的薄的薄 绝缘层。绝缘层。 四、隧道MOS管 E2PROM 可用电擦除信息，以字为单位，速度高，可重可用电擦除信息，以字为单位，速度高，可重 复擦写复擦写1 1万次。万次。 与与EPROMEPROM的区别是的区别是: : 1. 1.闪速存储器存储闪速存储器存储 单元单元MOSMOS管的源极管的源极N N+ +区大区大 于漏极于漏极N N+ +区，而区，而SIMOS (NSIMOS (N 沟道叠栅管沟道叠栅管) )管的源极管的源极N+N+ 区和漏极区和漏极N N+ +区是对称的；区是对称的； 2. 2. 浮栅

13、到浮栅到P P型衬底型衬底 间的氧化绝缘层比间的氧化绝缘层比SIMOSSIMOS 管的更薄。管的更薄。 五、快闪存储器 Flash Memory 7.1.4 集成电路集成电路 ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP GND VCC AT27C010， 128K 8位位ROM CEOEPGM工作模式A16 A0VPPD7 D0 读00XAiX数据输出 输出无效X1XXX高阻 等待1XXAiX高阻 快速编程010AiVPP数据输入 编程校验001AiVPP数据输出 7.1.5

14、ROM的读操作与时序图的读操作与时序图 （2）加入有效的片选信号）加入有效的片选信号CE OE（3）使输出使能信号）使输出使能信号 有效，经过一定延时后，有效数有效，经过一定延时后，有效数 据出现在数据线上；据出现在数据线上； CEOE（4）让片选信号）让片选信号 或输出使能信号或输出使能信号 无效，经过一定延无效，经过一定延 时后数据线呈高阻态，本次读出结束。时后数据线呈高阻态，本次读出结束。 （1）欲读取单元的地址加到存储器的地址输入端；）欲读取单元的地址加到存储器的地址输入端； tCE tAA 读读出出单单元元的的地地址址有有效效 CE tOE OE D7 D0 数数据据输输出出有有效效

15、 tOZ tOH A16 A0 （1） 用于存储固定的专用程序用于存储固定的专用程序 （2） 利用利用ROM可实现查表或码制变换等功能可实现查表或码制变换等功能 查表功能查表功能 查某个角度的三角函数查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作把变量值（角度）作为地址码，其对应的函数值作 为存放在该地址内的数据，这称为为存放在该地址内的数据，这称为 “造表造表”。使用时，。使用时， 根据输入的地址根据输入的地址(角度角度)，就可在输出端得到所需的函数，就可在输出端得到所需的函数 值，这就称为值，这就称为“查表查表”。 码制变换码制变换 把欲变换的编码作为地址，把最终的把欲

16、变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。目的编码作为相应存储单元中的内容即可。 7.1.6 ROM的应用举例的应用举例 C I3 I2 I1 I0 二进制码 O3O2O1O0 格雷码 C I3 I2 I1 I0 格雷码 O3O2O1O0 二进制码 00 0 0 00 0 0 010 0 0 00 0 0 0 00 0 0 10 0 0 110 0 0 10 0 0 1 00 0 1 00 0 1 110 0 1 00 0 1 1 00 0 1 10 0 1 010 0 1 10 0 1 0 00 1 0 00 1 1 010 1 0 00 1 1 1 00 1 0

17、10 1 1 110 1 0 10 1 1 0 00 1 1 00 1 0 110 1 1 00 1 0 0 00 1 1 10 1 0 010 1 1 10 1 0 1 01 0 0 01 1 0 011 0 0 01 1 1 1 01 0 0 11 1 0 111 0 0 11 1 1 0 01 0 1 01 1 1 111 0 1 01 1 0 0 01 0 1 11 1 1 011 0 1 11 1 0 1 01 1 0 01 0 1 011 1 0 01 0 0 0 01 1 0 11 0 1 111 1 0 11 0 0 1 01 1 1 01 0 0 111 1 1 01 0 1

18、 1 01 1 1 11 0 0 011 1 1 11 0 1 0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 C (A4) I3 I2 I1 I0 (A3A2A1A0) 二进制码 O3O2O1O0 (D3D2D1D0) 格雷码 C (A4) I3 I2 I1 I0 (A3A2A1A0) 格雷码 O3O2O1O0 (D3D2D1D0) 二进制码 00 0 0 00 0 0 010 0 0 00 0 0 0 00 0 0 10 0 0 110 0 0 10 0 0 1 00 0 1 00 0 1 110 0 1 00 0 1 1 00 0 1 10 0 1 0

19、10 0 1 10 0 1 0 00 1 0 00 1 1 010 1 0 00 1 1 1 00 1 0 10 1 1 110 1 0 10 1 1 0 00 1 1 00 1 0 110 1 1 00 1 0 0 00 1 1 10 1 0 010 1 1 10 1 0 1 01 0 0 01 1 0 011 0 0 01 1 1 1 01 0 0 11 1 0 111 0 0 11 1 1 0 01 0 1 01 1 1 111 0 1 01 1 0 0 01 0 1 11 1 1 011 0 1 11 1 0 1 01 1 0 01 0 1 011 1 0 01 0 0 0 01 1

20、0 11 0 1 111 1 0 11 0 0 1 01 1 1 01 0 0 111 1 1 01 0 1 1 01 1 1 11 0 0 011 1 1 11 0 1 0 C=A4I3 I2 I1 I0=A3A2A1A0 O3O2O1O0=D3D2D1D0 A4 A3 A2 A1 C I3 I2 I1 ROM D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 用用ROM实现二进制码与格雷码相互转换的电路实现二进制码与格雷码相互转换的电路 7.2 随机存取存储器（RAM） 7.2.1 7.2.1 RAM RAM的结构与工作原理的结构与工作原理 *8.1.3 RAM举例

21、7.2.27.2.2 RAM RAM存储容量的扩展存储容量的扩展 RAM存储单元（存储单元（SRAM、DRAM） RAM的基本结构的基本结构 字长（位数）的扩展字长（位数）的扩展 字数的扩展字数的扩展 8.1.0 概述（分类） 7.2.1 RAM7.2.1 RAM的结构与工作原理的结构与工作原理 存储矩阵用于存放二进制数，一个单元放一位，排列成存储矩阵用于存放二进制数，一个单元放一位，排列成 矩阵形式。矩阵形式。 读读/ /写控制电路完成对选中的存储单元进行读出或写入数据写控制电路完成对选中的存储单元进行读出或写入数据 的操作。把信息存入存储器的过程称为的操作。把信息存入存储器的过程称为“写入

22、写入”操作。反之，操作。反之， 从存储器中取出信息的过程称为从存储器中取出信息的过程称为“读出读出”操作。操作。 地址译码器的作用是对外部输入的地址码进行译码，以便地址译码器的作用是对外部输入的地址码进行译码，以便 唯一地选择存储矩阵中的一个存储单元。唯一地选择存储矩阵中的一个存储单元。 1. RAM1. RAM的基本结构的基本结构 图图 8.1.4 存储矩阵存储矩阵 读读/写控制电路写控制电路 译码器 译码器 数据输入数据输入/输出输出 地址地址输入输入 控制信号输入控制信号输入 ( CS 、R/W) 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码

23、 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 例如：容量为2561 的存储器 （1 1）地址译码器）地址译码器 8根列地址根列地址 选择线选择线 32根行地址根行地址 选择线选择线 32 8 =256 个存储单元个存储单元 译码译码 方式方式 单译码单译码 双译码双译码 -n位地址构成位地址构成 2n 条地址线。若条地址线。若n=10，则有，则有1024条地址线条地址线 - 将地址分成两部分，分别由行译码器和列译码器共同译码将地址分成两部分，分别由行译码器和列译码器共同译码 其输出为存储矩阵的行列选择线，由它们共同确定欲选择其输出为存储矩阵的行列选择线，

24、由它们共同确定欲选择 的地址单元。的地址单元。 若给出地址A7-A0=001 00001，将选中哪个存储单元读/写？ 存存储储单单元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 若容量为2564 的存储器，有256个字，8根地址线A7-A0， 但其数据线有4根，每字4位。 8根列地根列地 址选择线址选择线 32根行地根行地 址选择线址选择线 1024个个 存储单存储单 元元 若给出地址A7-A0 = 000 11111，哪个单元的内容可读/写？ T8 T7 VDD VGG T6

25、T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数 据据 线线 数数 据据 线线 D D 位位 线线 B 位位 线线 B 存储存储 单元单元 （2 2） 存储矩阵存储矩阵 静态静态RAM存储单元（SRAM）-以六管静态以六管静态存储单元为例 基本基本RS触发器触发器 控制该单元与位线控制该单元与位线 的通断的通断 控制位线与数据线的通断控制位线与数据线的通断 X Xi i = =0 0，T T5 5、T T6 6截截 止，触发器与位止，触发器与位 线隔离。线隔离。 T T1 1-T-T6 6构成一个存构成一个存 储单元。储单元。T3T3、T4T4为负为负

26、 载，载，T1T1、T2T2为基本为基本RSRS 触发器触发器。 来自行地址译来自行地址译 码器的输出码器的输出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列选择线列选择线) Xi (行选择线行选择线) 数数 据据 线线 数数 据据 线线 D D 位位 线线 B 位位 线线 B 存储存储 单元单元 （2 2） 存储矩阵存储矩阵 Xi =1，T5、T6 导通，触发器与导通，触发器与 位线接通。位线接通。 Yj =1，T7 、T8 均导通，触发器均导通，触发器 的输出与数据线的输出与数据线 接通，该单元数接通，该单元数 据可传送。据可传送。 来自列地址译来自列地址译

27、码器的输出码器的输出 静态静态RAM存储单元（SRAM）-以六管静态以六管静态存储单元为例 来自行地址译来自行地址译 码器的输出码器的输出 G1 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 7.3.1 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多成积项、更多宏单元、更多的输入信号。更多成积项、更多宏单元、更多的输入信号。 通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部 可编 程连 线区 n 宏单元 1 宏单元 2 宏单元 3 可编 程乘 积项 阵列 乘积 项分 配 宏单元 m 内部 可编 程连 线区 m m I/O 块 Xiln

28、x XG500: 90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个 Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个 到上一个宏单元到上一个宏单元 来自上一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积 项置项置 位位 全局复位全局复位 M M2 2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T

29、 C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项 复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编 程连线区程连线区 PTOE PTOE 到下一个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元系列乘积项分配和宏单元 可编程可编程 数据分配数据分配 器器 可编程数据可编程数据 选择器选择器 宏输出宏输出 可编程内部连线可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与可编程内部连线的作用是实现逻

30、辑块与逻辑块之间、逻辑块与 I/O块之间以及全局信号到逻辑块和块之间以及全局信号到逻辑块和I/O块之间的连接。块之间的连接。 连线区的可编程连接一般由连线区的可编程连接一般由 E2CMOS管实现。管实现。 可编程连接原理图可编程连接原理图 内部连线内部连线 宏单元或宏单元或 I/O 连线 连线 E2CMOS 管 管 T 当当E2CMOS管被编程为导通时，管被编程为导通时， 纵线和横线连通；未被编程为截纵线和横线连通；未被编程为截 止时，两线则不通止时，两线则不通。 I/O单元是单元是CPLD外部封装引脚和内部逻辑间的接口。每个外部封装引脚和内部逻辑间的接口。每个 I/O单元对应一个封装引脚，对单元对应一个封装引脚，对I/O单元编程，可将引脚定单元编程，可将引脚定 义为输入、输出和双向功能。义为输入、