北交组成原理4-2

1、DD 预充电信号预充电信号 读选择线读选择线 写数据线写数据线 写选择线写选择线 读数据线读数据线 V Cg T4 T3 T2 T1 (1) 动态动态 RAM 基本单元电路基本单元电路 2. 动态动态 RAM ( DRAM ) 读出与原存信息相反读出与原存信息相反 DD V T3 T2 T1 + Vdd G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储 单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷 新新控控制制 T4 T5 & 三管动态三管动态RAM存储单元电路如图存储单元电路如图

2、: 由于漏电流的存在，由于漏电流的存在， 电容上存储的数据（电电容上存储的数据（电 荷）不能长久保存，因荷）不能长久保存，因 此必须定期给电容补充此必须定期给电容补充 电荷，以避免存储数据电荷，以避免存储数据 的丢失，这种操作称为的丢失，这种操作称为 再生或刷新。再生或刷新。 下面分三个过程讨论：下面分三个过程讨论： 写入数据写入数据 读出数据读出数据 刷新数据刷新数据 存储数据的电容存储数据的电容 存储单元存储单元 写入数据写入数据 的控制门的控制门 读出数据读出数据 的控制门的控制门 写入刷新写入刷新 控制电路控制电路 G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO

3、DI “读读” 位位 线线 “写写” 位位 线线 存存储储 单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷 新新控控制制 T4 T5 & 写入数据：写入数据： 当当Xi Yj 1时，时， T1、 T3、 T4、 T5均导均导 通，此时可以对存储单通，此时可以对存储单 元进行存取操作。元进行存取操作。 若若DI0，电容充电；，电容充电； 若若DI1，电容放电。，电容放电。 当当Xi Yj 0时，时， 写入的数据由写入的数据由C保存。保存。 R/W=0, G1导通，导通，G2截止截止 输入数据输入数据DI经经G3反相，反相， 被存入电容被存入电容C中。中。 & G1

4、 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储 单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷 新新控控制制 T4 T5 & 读出数据：读出数据： 当当Xi Yj 1时，时， T1、 T3、 T4、 T5均导均导 通，此时可以对存储单通，此时可以对存储单 元进行存取操作。元进行存取操作。 读位线信号分两路，读位线信号分两路， 一路经一路经T5 由由DO 输出输出 ； 另一路经另一路经G2、G3、T1 对存储单元刷新。对存储单元刷新。 R/W=1, G2导通，导通，G1截止， 截止， 若

5、若C上充有电荷，上充有电荷，T2导导 通，读位线输出数据通，读位线输出数据0； 反之，反之， T2截止，输出截止，输出 数据数据1。 & G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “读读” 位位 线线 “写写” 位位 线线 存存储储 单单元元 Yj (列列选选择择线线) Xi (行行选选择择线线) 写写入入刷刷 新新控控制制 T4 T5 & 刷新数据：刷新数据： 若读位线为低电平，若读位线为低电平， 经过经过G3反相后为高电平，反相后为高电平， 对电容对电容C充电；充电； & 若读位线为高电平，若读位线为高电平， 经过经过G3反相后为低电平，反相后为低电平，

6、电容电容C放电；放电； 当当R/W=1, 且且Xi=1时，时， C上的数据经上的数据经T2 、T3到到 达达“读读”位线，然后位线，然后 经写入刷新控制电路经写入刷新控制电路 对存储单元刷新。对存储单元刷新。 此时此时,Xi有效，整个一行存储单元被刷新。由于列选择线有效，整个一行存储单元被刷新。由于列选择线Yj 无效，因此数据不被读出。无效，因此数据不被读出。 单管动态单管动态 RAM 基本单元电路基本单元电路 读出时数据线有电流读出时数据线有电流 为为 “1”无电流为无电流为“0” 数据线数据线 Cs T 字线字线 写入时写入时 CS 充电充电 为为 “1” 放电放电 为为 “0” T +

7、单元单元 电路电路 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 1 A9 A8 A7 A6 A5 31 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 (2) 动态动态 RAM 芯片举例芯片举例 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 读读 0 0 0 0 0 00000 0 D 0 0 单元单元 电路电路 读读 写写 控控 制制 电电 路路 先预充先预充 1K*1bit A9 A8 A7 A6

8、 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 1 1 1 1 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线

9、 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 1 1 1 1 1 三管动态三管动态 RAM 芯片芯片 (Intel 110

10、3) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 01000 1 1 1 1 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电

11、路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 1 1 1 1 1 1 01000 1 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据

12、据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 A9

13、 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写

14、选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM 芯片芯片 (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 时序与控制时序与控制 行时钟行时钟 列时钟列时钟 写时钟写时钟 WE RAS CAS A 6 A 0 存储单元阵列存储单元阵列 基准单元基准单元 行行 译译 码码 列译码器列译码器 再生放大器再生放大器 列译码器列译码器 读读 出出 放放 大大 基准单元基

15、准单元 存储单元阵列存储单元阵列 行行 译译 码码 I/O 缓存器缓存器 数据输出数据输出 驱动驱动 数据输入数据输入 寄存器寄存器 DIN DOUT 行地址行地址 缓存器缓存器 列地址列地址 缓存器缓存器 单管动态单管动态 RAM 4116 (16K 1 1位位) 外特性外特性 DIN DOUT A 6 A 0 读放大器读放大器 读放大器读放大器 读放大器读放大器 06364127 128 根行线根行线 Cs 0 127 1 128 列列 选选 择择 读读/写线写线 数据输入数据输入I/O缓冲缓冲输出驱动输出驱动 DOUT DIN Cs 4116 (16K 1位位) 芯片芯片 读读 原理原理

16、 读放大器读放大器 读放大器读放大器 读放大器读放大器 63 0 0 0 I/O缓冲缓冲输出驱动输出驱动 OUT D 左反相左反相 右同相右同相 (3)动态RAM读时序 行地址行地址 有效有效 写允许有效写允许有效(高高) 列地址有效列地址有效 数据数据 有效有效 读放大器读放大器 读放大器读放大器 读放大器读放大器 06364127 128 根行线根行线 Cs 0 127 1 128 列列 选选 择择 读读/写线写线 数据输入数据输入I/O缓冲缓冲输出驱动输出驱动 DOUT DIN Cs 4116 (16K1位位) 芯片芯片 写写 原理原理 数据输入数据输入 I/O缓冲缓冲I/O缓冲缓冲 D

17、IN 读出放大器读出放大器 读放大器读放大器 63 0 动态RAM写时序 行地址有效行地址有效 写允许有效写允许有效(低低) 数据数据DIN有效有效 列地址有效列地址有效 (4) 动态动态 RAM 刷新刷新 刷新与行地址有关刷新与行地址有关 集中刷新集中刷新 （存取周期为存取周期为0.5 s s ） “死时间率死时间率” 为为 128/4 000 100% = 3.2% “死区死区” 为为 0.5 s s 128 = 64 s s 周期序号周期序号 地址序号地址序号 tc 0123871 387201 tctctctc 3999 V W01127 读读/写或维持写或维持刷新刷新读读/写或维持写

18、或维持 3872 个周期个周期 （1936 s s） 128个周期个周期 （64 s s） 刷新时间间隔刷新时间间隔 （2 ms） 刷新序号刷新序号 tc X tc Y 以以128 128 矩阵为例矩阵为例 tC = = tM + + tR 读写读写 刷新刷新 无无 “死区死区” 分散刷新分散刷新（存取周期为存取周期为1 s ） (存取周期为存取周期为 0.5 s + 0.5 s ) 以以 128 128 矩阵为例矩阵为例 W/R REF 0 W/R tRt M tC REF 126 REF 127 REF W/RW/RW/RW/R 刷新间隔刷新间隔 128 个存取周期个存取周期 分散刷新与集

19、中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新） 对于对于 128 128 的存储芯片的存储芯片（存取周期为存取周期为 0.5 s s ） 将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现 “死区死区” “死区死区” 为为 0.5 s s 若每隔若每隔 15.6 s s 刷新一行刷新一行 每行每隔每行每隔 2 ms 刷新一次刷新一次 3. 动态动态 RAM 和静态和静态 RAM 的比较的比较 DRAMSRAM 存储原理存储原理 集成度集成度 芯片引脚芯片引脚 功耗功耗 价格价格 速度速度 刷新刷新 电容电容触发器触发器 高高低低 少少多多 小小大大 低低高高 慢

20、慢快快 有有无无 主存主存 缓存缓存 四、只读存储器（四、只读存储器（ROM） 1. 掩模掩模 ROM ( MROM ) 行列选择线交叉处有行列选择线交叉处有 MOS 管为管为“1” 行列选择线交叉处无行列选择线交叉处无 MOS 管为管为“0” 2. PROM (一次性编程一次性编程) VCC 行线行线 列线列线 熔丝熔丝 熔丝断熔丝断为为 “0” 为为 “1”熔丝未断熔丝未断 3. EPROM (多次性编程多次性编程 ) (1) N型沟道浮动栅型沟道浮动栅 MOS 电路电路 G 栅极栅极 S 源源 D 漏漏 紫外线全部擦洗紫外线全部擦洗 D 端加正电压端加正电压形成浮动栅形成浮动栅S 与与

21、D 不导通为不导通为 “0” D 端不加正电压端不加正电压不形成浮动栅不形成浮动栅S 与与 D 导通为导通为 “1” SGD N + N + P基片基片 G D S 浮动栅浮动栅 SiO2 + + + + + _ _ _ 控制逻辑控制逻辑 Y 译码译码 X 译译 码码 数据缓冲区数据缓冲区 Y 控制控制 128 128 存储矩阵存储矩阵 PD/Progr CS A10 A7 A6 A0 DO0 DO7 1 12 A7 A1 A0 VSS DO2 DO0 DO1 2716 24 13 VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 (2) 2716 EPROM 的逻辑

22、图和引脚的逻辑图和引脚 PD/Progr PD/Progr 功率下降功率下降 / 编程输入端编程输入端 读出时读出时 为为 低电平低电平 /CS 4. EEPROM (多次性编程多次性编程 ) 电可擦写电可擦写 局部擦写局部擦写 全部擦写全部擦写 5. Flash Memory (闪速型存储器闪速型存储器) 比比 EEPROM快快 EPROM价格便宜价格便宜 集成度高集成度高 EEPROM电可擦洗重写电可擦洗重写 具备具备 RAM 功能功能 用用 1K 4位位 存储芯片组成存储芯片组成 1K 8位位 的存储器的存储器？片？片 五、存储器与五、存储器与 CPU 的连接的连接 1. 存储器容量的扩

23、展存储器容量的扩展 (1) 位扩展位扩展（增加存储字长）（增加存储字长） 10根地址线根地址线 8根数据线根数据线 D D D 0 4 7 9 A A 0 21142114 CS WE (2) 字扩展（增加存储字的数量）字扩展（增加存储字的数量） 用用 1K 8位位 存储芯片组成存储芯片组成 2K 8位位 的存储器的存储器 11根地址线根地址线 8根数据线根数据线 ？片？片 1K 8 8位位1K 8 8位位 D7 D0 WE A1 A0 A9 CS0 A10 1 CS1 (3) 字、位扩展字、位扩展 用用 1K 4位位 存储芯片组成存储芯片组成 4K 8位位 的存储器的存储器 8根数据线根数据

24、线 12根地址线根地址线 WE A8 A9 A0 . D7 D0 A11 A10 CS0CS1CS2CS3 片选片选 译码译码 1K41K41K41K41K41K41K41K4 ？片？片 2. 存储器与存储器与 CPU 的连接的连接 (1) 地址线的连接地址线的连接 (2) 数据线的连接数据线的连接 (3) 读读/写命令线的连接写命令线的连接 (4) 片选线的连接片选线的连接 (5) 合理选择存储芯片合理选择存储芯片 (6) 其他其他 时序、负载时序、负载 例例4.1 解解: : (1) 写出对应的二进制地址码写出对应的二进制地址码 (2) 确定芯片的数量及类型确定芯片的数量及类型 0 1 1

25、 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 A7 A4 A3 A0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K8位位 1K8位位 RAM 2片片1K4位位 ROM 1片片 2K8位位 (3) 分配地址线分配地址线 A10 A0 接接 2K 8位位 ROM 的地址线的地址线 A9 A0 接接 1K 4位位 RAM 的地址线的地址线 (4) 确定片选信号确定片选信号 C B A 0 1 1 0 0 0 0 0 0