倍频电路设计

1、I 2013 2014 学年学年 第第 1 学期学期 高频电子线路高频电子线路 课课 程程 设设 计计 报报 告告 题题 目：目：信号的幅度调制信号的幅度调制倍频电路的设计倍频电路的设计 专专 业：业： 通信工程通信工程 班班 级：级： 1111 通信通信 2 2 班班 姓姓 名：名： 王来军王来军 张睿张睿 王东晨王东晨 关培蕾关培蕾 孟雪孟雪 赵桃桃赵桃桃 指导教师：指导教师： 王银花王银花 电气工程系 2013 年 12 月 28 日 II 信号的幅度调制信号的幅度调制倍频电路的设计倍频电路的设计课程设计任务书课程设计任务书 课题名称课题名称信号的幅度调制信号的幅度调制倍频电路的设计倍频

2、电路的设计 指导教师（职称）指导教师（职称）王银花（讲师）王银花（讲师） 执行时间执行时间20132014 学年第学年第 1 学期学期 第第 17 周周 学生姓名学生姓名学号学号承担任务承担任务 王来军王来军压控振荡器分析与设计压控振荡器分析与设计 张睿张睿鉴相器分析与设计鉴相器分析与设计 王东晨王东晨环路滤波器分析与设计环路滤波器分析与设计 关培蕾关培蕾压控振荡器分析与设计压控振荡器分析与设计 孟雪孟雪分频器部分电路设计分频器部分电路设计 赵桃桃赵桃桃鉴相器分析与设计鉴相器分析与设计 设计目的设计目的 1、掌握高频电路中倍频电路设计方法； 2、掌握 Multisim 软件的使用。 设计要求设

3、计要求 设计一倍频电路，要求完成的主要任务： 1原理分析及电路图设计 2用相关仿真软件画出电路并对电路进行分析与测试 （1）额定电压一 9.0V，电流 1015 mA （2）输入频率 4MHz，输出频率 12 MHz 左右 （3）输出电压 1 V，输出失真小 III 摘摘 要要 倍频是信号振幅调制的一个单元电路。倍频器广泛应用于无线电通信发射 机或其它电子设备的中间级。在用倍频实现高频、高稳微波振荡源的过程中， 倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整 个电路杂散、谐波的抑制都起着重要作用。倍频器的作用是将输入信号频率值 成整数倍（2 倍、3 倍n 倍）增加的电路。

4、本文研究的即是利用集成锁相环芯 片来实现倍频的。通过适当配置集成锁相环芯片，并将 VCO 输出进行 N 分频， 即可实现 N 倍频。本次设计采用的集成锁相环芯片是高频模拟锁相环 NE564。 关键词：关键词：倍频;集成锁相环;分频;VCO;NE564 IV 目目 录录 信号的幅度调制倍频电路的设计课程设计任务书.II 摘 要.III 目 录.IV 第一章第一章 方案论证及选择方案论证及选择.1 1.1 实现倍频方法.1 1.2 整体方案介绍.2 第二章第二章 各部分原理分析各部分原理分析.4 2.1 压控振荡器部分.4 2.2 鉴相器部分.4 2.3 环路滤波器部分.5 2.4 锁相环工作过程

5、的定性分析.6 第三章第三章 整体电路设计与参数计算整体电路设计与参数计算.9 3.1 主要芯片介绍.9 3.1.1 集成锁相环 NE564.9 3.1.2 集成计数器 74LS193 及两 4 输入与非门 74LS20.10 3.2 整体电路.10 3.2.1 分频部分电路.10 3.2.2 整体电路.11 3.3 参数计算.12 3.4 实验结果仿真与分析.13 第四章第四章 小结与体会小结与体会.15 附录附录.16 材料清单.16 参考文献参考文献.17 答辩记录及评分表答辩记录及评分表.18 1 第一章第一章 方案论证方案论证及选择及选择 1.1 实现倍频方法 一、傅里叶法 这是一种

6、最简单的模拟倍频方式，它采用了傅里叶级数。每一个周期性的 信号能定义为一个基频及它的谐波部分的和。如果将变换振荡器的正弦波输出 为方波，那么就可用下面的关系式： 接着就必须选择正确的次谐波，即可通过一带通滤波器来选择所要的部分这种 方法的局限在于：仅适用于低频情况。 二、锁相环法 这是一种最简单的倍频方法。在这个方法中，输出频率不是直接是基准频 率的倍频，而是出于一个电压控制的独立的振荡器，它是通过一个相位比较器 与基准频率同步。要被比较的频率是除以倍频因子 n。由于频率分割，压控振 荡器（VCO）必须产生乘以 n 的倍频。分割后进入反馈回路，使在比较器输入 端有相同的频率。这种方法的局限在于

7、：在大的频率范围内容易实现，而由于 反馈回路及比较器的延迟引起抖动差一些。 三、参量法 它是由 Fordahl 公司开发了一个新的倍频模拟方法，该方法采用了基于在 半导体之间给出的参数转移实现乘法功能的硬件，在其输出端具有一个次谐波 衰减可选择的倍频系数。一个输出带通滤波器加以改善次谐波的衰减。由于模 拟倍频类型，其频率 nFref 的频谱纯度改善了，并且相位噪声及抖动降低了。 此种方法在低频及高频时都能很好工作，但是相比前两种方法更复杂。下图是 三种方法优缺点对比。 000 11 ( )sin()sin(3)sin(5) 35 x tttt 2 表 1.1 三种方法优缺点 傅里叶法 锁相环法

8、 参数法 频率范围 低频 低及高频 低及高频 频谱纯度 好 差 高 抖动 好 差（新的环法可以） 高 相位噪声 好 差（新的环法可以） 高 寄生情况 好 更多 高 电位电流 低电流 高电流 低电流 电源电压范围 高一些电压 低电流 低电流 因此综合以上几种方法比较得出，这里选用的是第二种方法：锁相环法来 实现倍频的。 1.2 整体方案介绍 锁相环倍频电路是一个闭环频率反馈系统，它主要由鉴相器、低通滤波器、 压控振荡器和累加计数器构成。锁相环是一种以消除频率误差为目的的反馈控 制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达 到平衡状态之后，虽然有剩余相位误差存在，但频率误差

9、可以降低到零，从而 实现无频差的频率跟踪和相位跟踪。它包含压控振荡器（VCO），鉴相器（pd） 和环路滤波器（LF）三个基本部件，三者组成一个闭合环路。 下图 1.1 为锁相倍频电路的原理框图。 图 1.1 锁相倍频电路的原理框图 鉴相器（PD）又称为相位比较器,它是用来比较两个输入信号之间的相位差 。鉴相器输出的误差信号是相差的函数,即基本环路方程。 et dut et fr 环路滤波器 LF 压控振荡器 (VCO) VBfoVC 相位检波器 (PD) N fd f0 Nfr 3 环路滤波器(LF)是一个线性低通滤波器,用来滤除误差电压中的高频 dut 分量和噪声,更重要的是它对环路参数调整

10、起到决定性的作用。 压控振荡器(VCO)是一个电压-频率变换器,在环路中作为被控振荡器,它的 振荡频率应随输入控制电压线性地变化。 cu t 累加计数分频器是将 VCO 产生的输出信号频率除以 N，这个因子多数情况 下可变或可编程控制，分频器通常由触发器（如 RS 触发器、JK 触发器或是 T 触发器）级联而成。 4 第二章第二章 各部分原理分析各部分原理分析 2.1 压控振荡器部分 压控振荡器(VCO)是一个电压-频率变换器,在环路中作为被控振荡器,它的 振荡频率应随输入控制电压线性地变化,即 cu t )()( 0 tukwtw cdt 式中，是 VCO 的瞬时角频率,Kd 是线性特性斜率

11、,表示单位控制电压, vt 可使 VCO 角频率变化的数值。因此又称为 VCO 的控制灵敏度或增益系数,单位为 rad/Vs 。在锁相环路中,VCO 的输出对鉴相器起作用的不是瞬时角频率而 是它的瞬时相位,即 duktwdttw t cd t v )()( 0 0 0 以t 为参考的输出瞬时相位为0 由此可见,VCO 在锁相环中起了一次积分作用,因此也称它为环路中的固有 积分环节。 下图 2.1 为锁相环路的相位模型。 图 2.1 锁相环路的相位模型 2.2 鉴相器部分 鉴相器（PD）又称为相位比较器,它是用来比较两个输入信号之间的相位差 。鉴相器输出的误差信号是相差的函数,即基本环路方程。若

12、以( )et dut( )et 压控振荡器的载波相位作为参考,将输出信号与参考信号0t ou t ru t 002oU cosutt 01rrrrru tU sinttU sintt 5 式中， 20tt 100()rrrttttt 将与相乘,滤除分量,可得 ou t ru t02 12( )dddeutU sinttU sint 图 2.2 正弦鉴相器的鉴相特性 2.3 环路滤波器部分 环路滤波器(LF)是一个线性低通滤波器,用来滤除误差电压中的高频 dut 分量和噪声,更重要的是它对环路参数调整起到决定性的作用。鉴相器的输出信 号包含很多的谐波分量，当锁相环处于锁定状态时，这些分量的第一项

13、为“直 流”分量，其它频率的分量为不需要的信号，而且在锁相倍频电路的信号传递 中，也会有高频噪声对信号产生干扰，这些较高频率的分量也是不需要的信号， 所以要用低通滤波器将其滤除。在此设计中，采用一阶低通滤波器。 1)RC 积分滤波器 2) 这是最简单的低通滤波器,电路如图 2.3 (a)所示,其传递函数为 -2 - - 2 -3 2 2 03 2 2 e(t) Ud(t) 6 图 2.3 RC 积分滤波器的组成与频率特性(a)组成;(b)频率特性 2)无源比例积分滤波器 无源比例积分滤波器如图 2.4(a)所示。与 RC 积分滤波器相比,它附加了一 个与电容 C 串联的电阻 R2,这样就增加了

14、一个可调参数。它的传递函数为 1 2 1 1 )( )( )( s s SU SU SF d C 图 2.4 无源比例积分滤波器(a)组成; (b)频率特性 2.4 锁相环工作过程的定性分析 1.锁定状态 20 lg|F(j)/dB 0 -3 (对数刻度)() 0 -45 -90 -6 dB/ ud R C uc (a) (b) / 1/ 20 lg|F(j)/dB 0 -3 (对数刻度)() 0 -45 -90 ud R1 C uc (a) (b) R2 12 1 1 2 20 lg / 1/1/ 7 当在环路的作用下,调整控制频差等于固有频差时,瞬时相差趋向于一 et 个固定值,并一直保持

15、下去,即满足 0)(lim tp e t 锁定时的环路方程 0 w)0()(sinjFUK do 从中解得稳态相差 )0( arcsin)( 0 jFUK w d e 锁定正是在由稳态相差产生的直流控制电压作用下,强制使 VCO 的振( )e 荡角频率相对于偏移了 而与参考角频率相等的结果。即v00r red wwwjFUKww 0000v )0()(sin 2. 跟踪过程 当 v 大得足以补偿固有频差 0 时,环路维持锁定,因而有 )0()(sin 00 jFUKww euv 故 )0( 0max0 jFUKw d 如果继续增大 0,使0K0UdF(j0),则环路失锁(vr)。因此,我 们把

16、环路能够继续维持锁定状态的最大固有频差定义为环路的同步带: )0( 0max0 jFUKww dH 3.失锁状态 失锁状态就是瞬时频差(-)总不为零的状态。这时,鉴相器输出电压rv ud(t)为一上下不对称的稳定差拍波,其平均分量为一恒定的直流。这一恒定的直 流电压通过环路滤波器的作用使 VCO 的平均频率偏离向靠拢,这就是环v0r 路的频率牵引效应。 4.捕获过程 开机时,鉴相器输入端两信号之间存在着起始频差(即固有频差),其相0 位差 t。因此,鉴相器输出的是一个角频率等于频差 的差拍信号,即00 )sin()( 0t wUtu dd 若 很大,差拍信号的拍频很高,易受环路滤波器抑制,这样

17、加到0 dut 8 VCO 输入端的控制电压很小,控制频差建立不起来, 仍是一个上下接 cu t dut 近对称的稳定差拍波,环路不能入锁。 环路能否发生捕获是与固有频差的 大小有关。只有当|小到某一频00 率范围时,环路才能捕获入锁,这一范围称为环路的捕获带 。它定义为在失p 锁状态下能使环路经频率牵引,最终锁定的最大固有频差|max。0 9 第三章第三章 整体电路设计与参数计算整体电路设计与参数计算 利用锁相环法来实现倍频，考虑到任务要求是输入频率 4MHz，输出频率 12 MHz 左右，因此锁相环芯片选用的高频模拟锁相环 NE564。NE564 最高工作频率 可以达到 50MHz,采用+

18、5V 单电源供电，能够满足设计要求。而分频部分使用的 是双时钟可逆 4 位二进制计数器 74LS193 以及两 4 输入与非门 74LS20 共同来是 实现的。 3.1 主要芯片介绍 3.1.1 集成锁相环 NE564 高频模拟锁相环 NE564 的最高工作频率为 50MHz，最大锁定范围达 ，输入阻抗大于，电源工作电压 512V，典型工作电压为 5V， 0 12% f 50k 典型工作电流为 60mA，最大允许功耗为 40mV；在频偏为10%，中心频率为 5MHz 时，解调输出电压可达 。输入信号为有效值大于或等于 140 pp mV 。其内部组成框图如下图 3.1 所示。 200 Rms

19、mV 图 3.1 NE564 内部组成 其中，LIMITER 为限幅器，可抑制 FM 调频信号的寄生幅度；相位比较器 （鉴相器）PC 的内部还有限幅放大器，以提高对 AM 调幅信号的抗干扰能力； 压控振荡器 VCO 的内部接有固定电阻 R(R=100 欧)，只需外接一个电容 C 即可产 生振荡。 10 3.1.2 集成计数器 74LS193 及两 4 输入与非门 74LS20 集成计数器 73LS193 为 16 脚双列直插式标准封装，具有可逆计数功能，为 4 位二进制计数器。其逻辑符号图如下图 3.2 所示。 图 3.2 74LS193 逻辑符号图 其特点是有两个时钟脉冲（计数脉冲）输入端

20、CPU 和 CPD。在 MR=0、PL1 的条件下，作加计数时,令 CPD1,计数脉冲从 CPU 输入；作减计 数时，令 CPU1，计数脉冲从 CPD 输入。此外，74LS193 还具有异步清零和异 步预置数的功能。当清零信号 MR1 时，不管时钟脉冲的状态如何,计数器的输 出将被直接置零；当 MR0,PL0 时，不管时钟脉冲的状态如何，将立即把预 置数数据输入端 P0、P1、P2、P3 的状态置入计数器的 Q0、Q1、Q2、Q3 端，称 为异步预置数。 74LS20 为 14 脚双列直插式标准封装，是双 4 输人与非门.即在一块集成块 内含有两个互相独立的与非门,每个与非门有 4 个输入端。

21、 3.2 整体电路 3.2.1 分频部分电路 分频部分完整电路如下图 3.3 所示。 11 图 3.3 分频部分电路 其中，计数器 74LS193 的 5 脚输入时钟接的是锁相环 NE564 的 9 脚，而与 非门 74LS20 输出端接的是 NE564 的 3 脚。由任务要求可知，要求的倍频系数为 3，因此计数器 74LS193 的预置数为 1101。 3.2.2 整体电路 以高频模拟锁相环 NE564 构成的倍频电路框图如下图 3.4 所示。 12 图 3.4 整体电路框图 其中，4、5 脚外接电容组成低通滤波器，用来滤除比较器输出的直流误差 电压中的纹波；改变 2 脚的外接电阻大小可以改

22、变输入电流，进而改变环路增 益。 3.3 参数计算 NE564 的 VCO 振荡输出信号（从 9 脚输出）分压后由 74LS193 的 5 脚输入， 分频后由 NE564 的 3 脚输入，简单的框图如图 3.5 所示。 参考输入fR 6 6 3 9 5 图 3.5 锁相倍频框图 输出 0R fNf NE564 74LS193 N 13 由 NE564 的 3 脚输入的分频信号与从 NE564 的 6 脚输入的参考信号进行鉴 频，输出误差电压控制 VCO，最终使 VCO 输出的频率，达到倍频目的。 0R fNf 在锁相分频电路中，NE564 的 2 脚为增益控制端，调节滑动变阻器可改变同步 带大

23、小。 NE564 的 12 脚和 13 脚跨接定时电容 C，C 值由下列算式确定。 RC f 16 1 0 其中100R 则 R RNfRf C 16 1 16 1 0 则当 时 （3 倍频） 0 12fMHz 52CPF 3.4 实验结果仿真与分析 图 3.6 倍频电路仿真 实验得出的结果是：输入 4MHz 的 正弦波信号，输出的信号为略有失真的 14 正弦波，其频率 13MHz 左右，有一定的频率波动。分析产生上述结果原因可能 为：对于倍频后的频率与理想频率有差距可能是由于没能找到一 52PF 左右的电 容，因此用一 33PF 的电容替代，这样可能会产生较大的偏差。而对于输出波形 略有失真

24、，则可能是由于电路的非理想性造成的。而对于有一定的频率波动是 正常的，这是因为压控振荡器的输入电压来自于低通滤波器的输出，所以输出 频率会有一定的波动。所以，在满足锁相速度的前提下，应当尽可能减小低通 滤波器的截止频率，以减小输出频率的波动。同时，为了改善其他两点，应尽 可能的选用适当的精密电阻，电容等元件。总体而言，实验结果大致上是正确 的，能够满足设计要求。 15 第四章第四章 小结与体会小结与体会 通过此次课程设计，使我更加扎实的掌握了有关高频电子线路方面的知识， 在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的 检查终于找出了原因所在，也暴露出了前期我在这方面的知识

25、欠缺和经验不足。 实践出真知，通过亲自动手制作，使我们掌握的知识不再是纸上谈兵。 过而能改，善莫大焉。在课程设计过程中，我们不断发现错误，不断改正， 不断领悟，不断获龋最终的检测调试环节，本身就是在践行“过而能改，善莫 大焉”的知行观。这次课程设计终于顺利完成了，在设计中遇到了很多问题， 最后在老师的指导下，终于游逆而解。在今后社会的发展和学习实践过程中， 一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所 在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的 道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也 永远不可能得到社会及他人对你的

26、认可! 16 附录附录 材料清单材料清单 元件名称 型号及参数 元件数量 高频模拟锁相环片 NE5641 集成计数器 74HC1931 双4输入与非门 74HC201 电位器 10K1 1K1 2K1 电阻 5102 3342 电容 4743 1041 电容 331 17 参考文献参考文献 1 胡宴如,耿苏燕.高频电子线路M.北京：高等教育出版社，2004.12. 2 张海燕, 苏新红编.高频电子电路与仿真设计M.北京：北京邮电大学出版 社，2010.03. 3 阎石.数字电子技术基础M.5 版.北京：高等教育出版社，2006. 4 石建平.数字电子技术M.北京：国防工业出版社，2011. 5 王艳春.电子技术实验与 Multisim 仿真M.合肥：合肥工业大学出版社， 2011. 6 邱关源.电路M. 5 版.北京：高等教育出版社，2006. 7 童诗白，华成英.模拟电子技术基础M.4 版.北京：高等教育出版社， 2006. 8 齐跃林，刘燕燕，毕卫红.电子线路 CADM.西安：西安电子科技大学出版 社，200