接口技术 第5章 存储器系统

1、1 第第 5 章章 存储器系统存储器系统 2 第5章 存储器系统 n教学重点 n半导体存储芯片的结构 n半导体存储芯片与与CPU的连接的连接 3 存储器概述存储器概述 n存储器在冯存储器在冯诺依曼体系结构中的重要性诺依曼体系结构中的重要性 n冯冯诺依曼机由运算部件、控制部件、存储部件、输入部件、输出诺依曼机由运算部件、控制部件、存储部件、输入部件、输出 部件五个部件组成部件五个部件组成 n采用二进制计算，存储程序并在程序控制下自动执行采用二进制计算，存储程序并在程序控制下自动执行 n存储系统存储系统 n容量越大越好容量越大越好 n速度较快越好速度较快越好 n价格（成本）越低越好价格（成本）越低

2、越好 n当前制造工艺的存储器件：当前制造工艺的存储器件： n工作速度较快的存储器，单位价格却较高；工作速度较快的存储器，单位价格却较高； n容量较大的存储器，虽然单位价格较低，但存取速度又较慢容量较大的存储器，虽然单位价格较低，但存取速度又较慢 4 存储器的分类和评价指标存储器的分类和评价指标 1、按读写方式分类、按读写方式分类 n随机存取存储器（随机存取存储器（RAM）：）：可以从任意位置进行读写的可以从任意位置进行读写的 存储器，其读写时间与所处位置无关。（如半导体存储器，其读写时间与所处位置无关。（如半导体RAM） n顺序存取存储器（顺序存取存储器（SAM）：）：只能顺序进行读写的存储器

3、，只能顺序进行读写的存储器， 其读写时间与所处位置密切相关。（如磁带存储器）其读写时间与所处位置密切相关。（如磁带存储器） n直接存取存储器（直接存取存储器（DAM）：）：它的寻道操作是随机的，但它的寻道操作是随机的，但 寻道后要顺序读写。由于它以存储块（扇区，一般为寻道后要顺序读写。由于它以存储块（扇区，一般为 512B）为单位直接进行数据交换，所以称为直接存取存为单位直接进行数据交换，所以称为直接存取存 储器或块存储设备。（如磁盘、光盘）储器或块存储设备。（如磁盘、光盘） 5 2、按存储介质和工作原理分类、按存储介质和工作原理分类 n半导体存储器半导体存储器：以半导体集成电路为存储介质以半

4、导体集成电路为存储介质。 如静态如静态RAM、动态动态RAM和和ROM芯片等。芯片等。 n磁表面存储器磁表面存储器：以磁性材料为表面存储介质。以磁性材料为表面存储介质。 如软、硬磁盘存储器、磁带存储器等。如软、硬磁盘存储器、磁带存储器等。 n光表面存储器光表面存储器：以光学材料为表面存储介质、以光学材料为表面存储介质、 以激光为读写手段。如以激光为读写手段。如CD-ROM、CD-RW、 DVD-ROM、 DVD-RW等光盘存储设备或光盘等光盘存储设备或光盘 阅读设备。阅读设备。 6 3、按存储时效分类、按存储时效分类 n易失性存储器易失性存储器：也称为易挥发存储器，只有加也称为易挥发存储器，只

5、有加 电才能维持其中的数据。如一般的半导体电才能维持其中的数据。如一般的半导体 SRAM、DRAM芯片等。芯片等。 n非易失存储器非易失存储器：也称为不挥发存储器，其中的也称为不挥发存储器，其中的 数据可以长期保存。如磁盘存储器、半导体数据可以长期保存。如磁盘存储器、半导体 ROM、NVRAM（Non-Volatile RAM）等。）等。 7 4、按所处位置分类、按所处位置分类 n内存：位于微机的主板或插板上，以存储器的内存：位于微机的主板或插板上，以存储器的 身份被访问。早期曾用磁芯实现，现在用半导身份被访问。早期曾用磁芯实现，现在用半导 体集成电路芯片来实现。体集成电路芯片来实现。 n外存

6、：以外部设备的形式存在并被访问外存：以外部设备的形式存在并被访问。在微在微 机系统中主要指硬盘、软盘、光盘等设备，也机系统中主要指硬盘、软盘、光盘等设备，也 包括用半导体芯片构成的半导体盘及各种移动包括用半导体芯片构成的半导体盘及各种移动 存储装置。存储装置。 8 5、存储器的评价指标、存储器的评价指标 （1）速度：针对不同的存储器件和部件，该）速度：针对不同的存储器件和部件，该 指标有不同的表示方法。指标有不同的表示方法。 （2）容量：存储器的容量用）容量：存储器的容量用B、KB、MB、 GB、TB、PB等进行表示。等进行表示。 （3）存储成本：一般用每兆字节的价格来表）存储成本：一般用每兆

7、字节的价格来表 示。示。 存储器主要用容量、速度和成本来评价存储器主要用容量、速度和成本来评价 9 存储系统的层次结构存储系统的层次结构 n除采用磁、光原除采用磁、光原 理的辅存外，其理的辅存外，其 它存储器主要都它存储器主要都 是采用半导体存是采用半导体存 储器储器 n课内主要介绍采课内主要介绍采 用半导体存储器用半导体存储器 及其组成主存的及其组成主存的 方法方法 CPU CACHE 主存（内存）主存（内存） 辅存（外存）辅存（外存） 10 存储系统的层次结构存储系统的层次结构 CPU 寄存器寄存器 大容量辅助存储器大容量辅助存储器 辅助存储器辅助存储器 主存储器主存储器 高速缓存高速缓存

8、 每每 位位 成成 本本 减减 少少 容容 量量 增增 加加 存存 取取 时时 间间 增增 加加 处处 理理 器器 存存 取取 频频 度度 减减 少少 解决容量、速度和价格矛盾的方法解决容量、速度和价格矛盾的方法 11 n无论是微机大系统、还是微机小系统，无论是微机大系统、还是微机小系统， 无论是通用微机系统，还是嵌入式微机无论是通用微机系统，还是嵌入式微机 系统，都无一例外地要使用半导体存储系统，都无一例外地要使用半导体存储 器。器。 半导体存储器半导体存储器 12 半导体存储器的分类半导体存储器的分类 n按制造工艺按制造工艺 n双极型：双极型：速度快速度快、集成度低、功耗大、集成度低、功耗

9、大 nMOS型：速度慢、集成度高、型：速度慢、集成度高、功耗低功耗低 n按使用属性按使用属性 n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢失、断电丢失 n只读存储器只读存储器ROM：正常只读、正常只读、断电不丢失断电不丢失 详细分类，请看图示 13 图图5.4 半导体存储器的分类半导体存储器的分类 半导体半导体 存储器存储器 只读存储器只读存储器 （ROM） 随机存取存储器随机存取存储器 （RAM） 静态静态RAM（SRAM） 动态动态RAM（DRAM） 非易失非易失RAM（NVRAM） 双口双口RAM 掩膜式掩膜式ROM 一次性可编程一次性可编程ROM（PROM） 紫外线擦

10、除可编程紫外线擦除可编程ROM（EPROM） 电擦除可编程电擦除可编程ROM（EEPROM） 详细展开，注意对比 14 读写存储器读写存储器RAM 组成单元组成单元速度速度集成度集成度应用应用 SRAM触发器触发器快快低低小容量系统小容量系统 DRAM极间电容极间电容慢慢高高大容量系统大容量系统 NVRAM带微型电池带微型电池慢慢低低小容量非易失小容量非易失 15 SDRAM简介简介 SDRAM是英文是英文Synchronous DRAM的缩写，的缩写， 译成译成 中文就是同步动态存储器的意思。中文就是同步动态存储器的意思。 SDRAM内存技术内存技术 同步动态存储器（同步动态存储器（SDRA

11、M）是在现有的标准动态是在现有的标准动态 存储器中加入同步控制逻辑（一个状态机），利用一个存储器中加入同步控制逻辑（一个状态机），利用一个 单一的系统时钟同步所有的地址数据和控制信号。使用单一的系统时钟同步所有的地址数据和控制信号。使用 SDRAM不但能提高系统表现，还能简化设计、不但能提高系统表现，还能简化设计、 提供高提供高 速的数据传输。速的数据传输。 在功能上，它类似常规的在功能上，它类似常规的DRAM，且且 也需时钟进行刷新。也需时钟进行刷新。 可以说，可以说，SDRAM是一种改善了结构的增强型是一种改善了结构的增强型 DRAM。 16 DDR简介（一）简介（一） DDR 是 PC1

12、33 之后的新标准，所谓 DDR ( Double Data Rate) 是指双倍的资料输出量，所 以效能是 PC133 的二倍。DDR 在每一个 Clock 的上升缘 (Rising) 和下降缘 (Falling) 均输出资料， 不同于 PC100PC133 只在上升缘才输出资料， 所以 PC100PC133 的 SDRAM 也称为 SDR (Singal Data Rate)。 DDR DIMMs与SDRAM DIMMs的物理元数相同， 但两侧的线数不同，DDR应用184pins，而SDRAM 则应用168pins，因此，DDR内存不向后兼容 SDRAM。 17 DDR简介（二）简介（二）

13、 DDR 内存模块分为DDR1600及DDR2100两种: DDR1600 (又称PC1600DDR200) 是指符合DDR1600标准的内 存在100MHZ频率下运行可以得到200MHZ总线的频宽。 该标准的内存只有64Bit，对于目前的PC系统而言，可提 供1600MBS的频宽。DDR2100 (又称PC2100 DDR266) 是指在符合DDR2100准的内存在133MHZ频 率下运行可以到266MHZ总线的频宽，其传输速度最大能 达到2100MBS的频宽。 最新： DDR 内存模块分为DDR4000 ：DDR4000 (又称 PC4000DDR500) 是指在符合DDR4000标准的内

14、存在 250MHZ频率下运行可以到500MHZ总线的频宽，其传输 速度最大能达到4000MBS的频宽。 18 只读存储器只读存储器ROM n掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改 nPROM：允许一次编程，此后不可更改允许一次编程，此后不可更改 nEPROM：用紫外光擦除，擦除后可编程；用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程并允许用户多次擦除和编程 nEEPROM（E2PROM）：）：采用加电方法在采用加电方法在 线进行擦除和编程，也可多次擦写线进行擦除和编程，也可多次擦写 nFlash Memory（闪存）：能够快速擦写的闪存）：能够快速擦写的

15、EEPROM，但只能按块（但只能按块（Block）擦除擦除 19 半导体存储器芯片的结构半导体存储器芯片的结构 地地 址址 寄寄 存存 地地 址址 译译 码码 存储体存储体 控制电路控制电路 AB 数数 据据 缓缓 冲冲 DB OE WE CS 存储体存储体 n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路 n根据输入的地址编码来选中芯片内某个特根据输入的地址编码来选中芯片内某个特 定的存储单元定的存储单元 数据缓冲和读写控制逻辑数据缓冲和读写控制逻辑 n选中存储芯片，控制读写操作选中存储芯片，控制读写操作 20 存储体存储体 n每个存储单元具有

16、一个唯一的地址，每个存储单元具有一个唯一的地址， 可存储可存储1位（位片结构）或多位（字位（位片结构）或多位（字 片结构）二进制数据片结构）二进制数据 n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关： 芯片的存储容量芯片的存储容量2MN 存储单元数存储单元的位数存储单元数存储单元的位数 M：芯片的芯片的地址线根数（字线数）地址线根数（字线数） N：芯片的芯片的数据线根数（位线数）数据线根数（位线数） 21 地址译码电路地址译码电路 译译 码码 器器 A5 A4 A3 A2 A1 A0 63 0 1 存储单元存储单元 64个单元个单元 行行 译译 码码 A2 A1 A0 7 1

17、 0 列译码列译码 A3A4A5 017 64个单元个单元 单译码双译码 n单译码结构单译码结构 n双译码结构双译码结构 n双译码可简化芯片设计双译码可简化芯片设计 n主要采用的译码结构主要采用的译码结构 22 数据缓冲和读写控制逻辑数据缓冲和读写控制逻辑 n片选端片选端CS*或或CE* n有效时，可以对该芯片进行读写操作有效时，可以对该芯片进行读写操作 n输出输出OE* n控制读操作。有效时，芯片内数据输出控制读操作。有效时，芯片内数据输出 n该控制端对应系统的读控制线该控制端对应系统的读控制线 n写写WE* n控制写操作。有效时，数据进入芯片中控制写操作。有效时，数据进入芯片中 n该控制端

18、对应系统的写控制线该控制端对应系统的写控制线 23 1、存储容量：存储容量：由所能存放的字数及字长的乘积来表示，由所能存放的字数及字长的乘积来表示， 即存储容量即存储容量=字数字数字长。字长。 如：如：8位微机内存储器的容量多为位微机内存储器的容量多为64K字节。即字节。即64K8位，而位，而16位位 微机内存储器的容量为微机内存储器的容量为640K8或或1M8位。位。32位微机内存储容位微机内存储容 量多为量多为8M，16M，32M，64M以及以及128M字节即字节即8M8， 16M8，32M8，64M8，128M8等。等。 2、存取速度：一般以存取时间和存取周期来描述。存取速度：一般以存取

19、时间和存取周期来描述。 存取时间：存取时间：指从存取命令发出到操作完成所经历的时间。指从存取命令发出到操作完成所经历的时间。 存取周期：存取周期：指两次存储器访问所允许的最小时间间隔。指两次存储器访问所允许的最小时间间隔。 8086 - 120 ns 80386 - 70 ns 奔腾奔腾 - 60 ns MMX,PII - 10 60 ns 半导体存储器的主要技术指标半导体存储器的主要技术指标 24 3、可靠性：可靠性：指存储器对电磁场及温度等变化的抗干扰性。指存储器对电磁场及温度等变化的抗干扰性。 平均无故障时间（平均无故障时间（MTBF，mean time between fault） 为

20、几千小时以上。为几千小时以上。 4、 制作工艺：决定了存取速度、功耗、集成度等指标。制作工艺：决定了存取速度、功耗、集成度等指标。 集成度：位片集成度：位片 功耗：功耗：mW/位（位（NMOS工艺）工艺） 或或 uW/位（位（CMOS 工艺）工艺） 主要技术指标（续）主要技术指标（续） 25 随机存取存储器随机存取存储器 静态静态RAM SRAM 2114 SRAM 6264 动态动态RAM DRAM 4116 DRAM 2164 26 静态静态RAM nSRAM的基本存储单元是触发器电路的基本存储单元是触发器电路 n每个基本存储单元存储一位二进制数每个基本存储单元存储一位二进制数 n许多个基

21、本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵 nSRAM一般采用一般采用“字结构字结构”存储矩阵：存储矩阵： n每个存储单元存放多位（每个存储单元存放多位（4、8、16等）等） n每个存储单元具有一个地址每个存储单元具有一个地址 27 六管基本存储电路，可存放一位二进制信息。六管基本存储电路，可存放一位二进制信息。 28 通常可以简化成一个存储单元的的基本型： 字线用来选中存储单元，位线用来读出或写 入数据。 29 静态静态RAM的结构的结构 30 SRAM芯片芯片2114 n存储容量为存储容量为10244 n18个个引脚：引脚： n10根地址线根地址线A9A0 n4根数据线根

22、数据线I/O4I/O1 n片选片选CS* n读写读写WE* 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE* A6 A5 A4 A3 A0 A1 A2 CS* GND 31 SRAM 2114的读周期的读周期 数据数据 地址地址 TCXTODT TOHA TRC TA TCO DOUT WE CS nTA读取时间读取时间 从读取命令发出到数据稳定出现的时间从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上给出地址到数据出现在外部总线上 nTRC读取周期读取周期 两次

23、读取存储器所允许的最小时间间隔两次读取存储器所允许的最小时间间隔 有效地址维持的时间有效地址维持的时间 32 SRAM 2114的写周期的写周期 TWC TWR TAW 数据数据 地址地址 TDTW TW DOUT DIN TDWTDH WE CS nTW写入时间写入时间 从写入命令发出到数据进入存储单元的从写入命令发出到数据进入存储单元的 时间时间 写信号有效时间写信号有效时间 nTWC写入周期写入周期 两次写入存储器所允许的最小时间间隔两次写入存储器所允许的最小时间间隔 有效地址维持的时间有效地址维持的时间 33 SRAM芯片芯片6264 n存储容量为存储容量为8K8 n28个个引脚：引脚

24、： n13根地址线根地址线A12 A0 n8根数据线根数据线D7D0 n片选片选CS1*、CS2 n读写读写WE*、OE* +5V WE* CS2 A8 A9 A11 OE* A10 CS1* D7 D6 D5 D4 D3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 n其余还有其余还有6116（2K8） 、62128（16K8） 62256（32K8） n课程实验平台使用了课程实验平台使用了2片片 61

25、c256（32k x 8）构成）构成 系统的系统的64k基本内存基本内存 35 动态动态RAM nDRAM的基本存储单元是单个场效应管的基本存储单元是单个场效应管 及其极间电容及其极间电容 n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新进行刷新 n每次同时对一行的存储单元进行刷新每次同时对一行的存储单元进行刷新 n每个基本存储单元存储二进制数一位每个基本存储单元存储二进制数一位 n许多个基本存储单元形成行列存储矩阵许多个基本存储单元形成行列存储矩阵 nDRAM一般采用一般采用“位结构位结构”存储体：存储体： n每个存储单元存放一位每个存储单元存放一位 n需要需要8个存储芯片构成

26、一个字节单元个存储芯片构成一个字节单元 n每个字节存储单元具有一个地址每个字节存储单元具有一个地址 36 单管动态单管动态RAM存储电路存储电路 也可以简化成和也可以简化成和SRAM相同的基本形式相同的基本形式 （存储单元的基本型）。（存储单元的基本型）。 37 DRAM芯片芯片4116 n存储容量为存储容量为16K1 n16个个引脚：引脚： n7根地址线根地址线A6A0 n1根数据输入线根数据输入线DIN n1根数据输出线根数据输出线DOUT n行地址选通行地址选通RAS* n列地址选通列地址选通CAS* n读写控制读写控制WE* VBB DIN WE* RAS* A0 A2 A1 VDD

27、VSS CAS* DOUT A6 A3 A4 A5 VCC 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 38 DRAM 4116的读周期的读周期 DOUT 地址地址 TCAC TRAC TCAH TASC TASR TRAH TCASTRCD TRAS TRC 行地址行地址列地址列地址 WE CAS RAS 存储地址需要分两批传送存储地址需要分两批传送 n行地址选通信号行地址选通信号RAS*有效，开有效，开 始传送行地址始传送行地址 n随后，列地址选通信号随后，列地址选通信号CAS*有有 效，传送列地址，效，传送列地址，CAS*相当于相当于 片选信号片选信号

28、n读写信号读写信号WE*读有效读有效 n数据从数据从DOUT引脚输出引脚输出 39 DRAM 4116的写周期的写周期 TWCS TDS 列地址列地址行地址行地址地址地址 TDH TWR TCAH TASCTASR TRAH TCASTRCD TRC TRAS DIN WE CAS RAS 存储地址需要分两批传送存储地址需要分两批传送 n行地址选通信号行地址选通信号RAS*有效，开有效，开 始传送行地址始传送行地址 n随后，列地址选通信号随后，列地址选通信号CAS*有有 效，传送列地址效，传送列地址 n读写信号读写信号WE*写有效写有效 n数据从数据从DIN引脚进入存储单元引脚进入存储单元 4

29、0 DRAM 4116的刷新的刷新 TRC TCRP TRAS 高阻高阻 TASRTRAH 行地址行地址地址地址 DIN CAS RAS 采用采用“仅行地址有效仅行地址有效”方法刷新方法刷新 n行地址选通行地址选通RAS*有效，传送行地址有效，传送行地址 n列地址选通列地址选通CAS*无效，没有列地址无效，没有列地址 n芯片内部实现一行存储单元（共芯片内部实现一行存储单元（共128 个单元）的刷新个单元）的刷新 n没有数据从输入输出没有数据从输入输出 n存储系统中所有芯片同时进行刷新存储系统中所有芯片同时进行刷新 nDRAM必须每隔固定时间就刷新必须每隔固定时间就刷新 （PC/XT机要求机要求

30、2ms内进行内进行128次刷次刷 新）新） 41 DRAM芯片芯片2164 n存储容量为存储容量为64K1 n16个个引脚：引脚： n8根地址线根地址线A7A0 n1根数据输入线根数据输入线DIN n1根数据输出线根数据输出线DOUT n行地址选通行地址选通RAS* n列地址选通列地址选通CAS* n读写控制读写控制WE* NC DIN WE* RAS* A0 A2 A1 GND VSS CAS* DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 42 只读存储器只读存储器 EPROM EPROM 2716 EPROM 276

31、4 EEPROM EEPROM 2717A EEPROM 2864A 43 ROM通常可以分为以下几类：通常可以分为以下几类： 一、一、 掩模掩模ROM 掩模掩模ROM的基本原理可用下图给出的的基本原理可用下图给出的44 MOS ROM来说明。来说明。 元 44 n在进行读操作时，根据地址码在进行读操作时，根据地址码A1A0状态译码后，对应状态译码后，对应 字线为高电平，与该字线相连的字线为高电平，与该字线相连的MOS 管导通，相应位管导通，相应位 线为低电平，其它位线为高电平。线为低电平，其它位线为高电平。 45 二、二、 可编程可编程ROM (PROM) 可编程只读存储器（可编程只读存储器

32、（Programmable ROM）的基本存储电路的基本存储电路 为一个晶体管。晶体管的集电极接为一个晶体管。晶体管的集电极接Vcc，它的基极连接行线（字它的基极连接行线（字 线），发射极通过一个熔丝与列线（位线）相连。线），发射极通过一个熔丝与列线（位线）相连。 0 1 熔断熔断 46 三、可编程可擦写三、可编程可擦写ROM (EPROM) 紫外线可擦除可编程的存储器的基本存储电路由一个浮置栅紫外线可擦除可编程的存储器的基本存储电路由一个浮置栅 雪崩注入雪崩注入型型MOS（FAMOS）管管T2和一个普通和一个普通MOS 管管T1串联组串联组 成。其中成。其中FAMOS管作为存储器件用，而另一

33、个管作为存储器件用，而另一个MOS管则作为地管则作为地 址选择用，它的栅极受字线控制，漏极接位线并经负载并接到址选择用，它的栅极受字线控制，漏极接位线并经负载并接到 VCC。 47 （1）原始状态 （2）写入数据 （3）紫外线擦除 （4）清除数据 48 四、可编程可电擦写四、可编程可电擦写ROM (EEPROM) E2PROM的特点的特点 E2PROM（Electric Erasable PROM）即即 电可擦除可编程只读存储器，它突出的优点是电可擦除可编程只读存储器，它突出的优点是 在线擦除和改写，较新的在线擦除和改写，较新的E2PROM产品在写入产品在写入 时能自动完成擦除，且不需用专门的

34、编程电源，时能自动完成擦除，且不需用专门的编程电源， 可以直接使用系统的可以直接使用系统的+5V电源。电源。 E2PROM既具有既具有ROM的非易失性的优点，的非易失性的优点， 又能像又能像RAM一样随机地进行读写，每个单元一样随机地进行读写，每个单元 可重复进行一百万次以上的改写，保留信息的可重复进行一百万次以上的改写，保留信息的 时间长达时间长达10年以上，不存在年以上，不存在EPROM在日光下在日光下 信息缓慢丢失的问题。信息缓慢丢失的问题。 49 EPROM n顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用 于紫外线透过擦除原有信息于紫外线透过擦除原有信息 n一般使用专门

35、的编程器（烧写器）一般使用专门的编程器（烧写器） 进行编程进行编程 n编程后，应该贴上不透光封条编程后，应该贴上不透光封条 n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元 都是信息都是信息1 n编程就是将某些单元写入信息编程就是将某些单元写入信息0 50 EPROM芯片芯片2716 n存储容量为存储容量为2K8 n24个个引脚：引脚： n11根地址线根地址线A10 A0 n8根数据线根数据线DO7 DO0 n片选片选/编程编程 CE*/PGM n读写读写OE* n编程电压编程电压VPP VDD A8 A9 VPP OE* A10 CE*/PGM DO7 DO6 DO5 DO4

36、DO3 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss 51 EPROM芯片芯片2764 n存储容量为存储容量为8K8 n28个个引脚：引脚： n13根地址线根地址线A12 A0 n8根数据线根数据线D7D0 n片选片选CE* n编程编程PGM* n读写读写OE* n编程电压编程电压VPP Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc PGM* NC A8 A9 A11 OE* A10

37、CE* D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 52 EPROM芯片芯片27256 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 9 9 1010 1111 1212 1313 14141515 1616 1717 1818 1919 2020 2121 2222 2323 2424 2525 2626 2727 2828VppVpp A12A12 A7A7 A6A6 A5A5 A4A4 A3A3 A2A2 A1A1 A0A0 D0D0

38、D1D1 D2D2 GNDGNDD3D3 D4D4 D5D5 D6D6 D7D7 CECE A10A10 OEOE A11A11 A9A9 A8A8 A13A13 A14A14 VccVcc 2725627256引脚图引脚图 A14A14 A13A13 A12A12 A11A11 A10A10 A9A9 A8A8 A7A7 A6A6 A5A5 A4A4 A3A3 A2A2 A1A1 A0A0CECEOEOE D7D7 D6D6 D5D5 D4D4 D3D3 D2D2 D1D1 D0D0 2725627256逻辑图逻辑图 53 EEPROM n用加电方法，进行在线（无需拔用加电方法，进行在线（无

39、需拔 下，直接在电路中）擦写（擦除下，直接在电路中）擦写（擦除 和编程一次完成）和编程一次完成） n有字节擦写、块擦写和整片擦写有字节擦写、块擦写和整片擦写 方法方法 n并行并行EEPROM：多位同时进行多位同时进行 n串行串行EEPROM：只有一位数据线只有一位数据线 54 EEPROM芯片芯片 2817A n存储容量为存储容量为2K8 n28个个引脚：引脚： n11根地址线根地址线A10A0 n8根数据线根数据线I/O7I/O0 n片选片选CE* n读写读写OE*、WE* n状态输出状态输出 RDY/BUSY* NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O

40、1 I/O2 GND Vcc WE* NC A8 A9 NC OE* A10 CE* I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 55 EEPROM芯片芯片 2864A n存储容量为存储容量为8K8 n28个个引脚：引脚： n13根地址线根地址线A12A0 n8根数据线根数据线I/O7I/O0 n片选片选CE* n读写读写OE*、WE* Vcc WE* NC A8 A9 A11 OE* A10 CE* I/O7 I/O6 I/O5 I/O4

41、 I/O3 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 n典型的典型的EPROM电路还有：电路还有： 2716(2K8)、2732(4K8)、 27128(16K8)、27256(32K8) n典型的典型的EEPROM电路有：电路有： 2816、2817、2864 n课程实验平台使用了课程实验平台使用了2片片w27c512（ 64k x 8）EEPROM存放监控程序等存放监控程序等 57 F

42、lash Memory nAT29C040A n存储结构：存储结构：512K8 n有有19个地址引脚个地址引脚A18A0 n8个数据引脚个数据引脚I/O7I/O0 n3个控制引脚个控制引脚 n片选片选CS* n输出允许输出允许OE* n写允许写允许WE* n扇区（扇区（256字节）擦写字节）擦写 n查询擦写是否完成查询擦写是否完成 58 高速缓冲存储器接口 思路: 在引入高速缓冲存储器的系统中，内存由两级 存储构成。一级是采用高速静态RAM芯片组成的小容量 存储器，即Cache；另一级是用廉价的动态RAM芯片组成 的大容量主存储器。 程序运行的所有信息存放在主存储器内，而高速缓 冲存储器中存放

43、的是当前使用最多的程序代码和数据， 即主存中部分内容的副本。CPU访问存储器时，首先在 Cache中寻找，若寻找成功，通常称为“命中”，则直 接对Cache操作；若寻找失败，则对主存储器进行操作， 并将有关内容置入Cache。 引入Cache是存储器速度与价格折衷的最佳方法。 59 CPU 地址 索引 机构 置换控制器 高速缓冲 存储器 主 存 段（页） 地址 高位地址 低位地址 地址总线 数据总线 Cache结构框图 60 n图中高速缓冲存储器用于存入要访问的内容，即当前访问图中高速缓冲存储器用于存入要访问的内容，即当前访问 最多程序代码和数据；最多程序代码和数据； n地址索引机构中存放着与

44、高速缓冲存储器内容相关的高位地址索引机构中存放着与高速缓冲存储器内容相关的高位 地址，当访问高速地址，当访问高速缓冲存储器命中时，用来和地址总线上缓冲存储器命中时，用来和地址总线上 的低位地址一起形成访问缓冲存储器地址；的低位地址一起形成访问缓冲存储器地址； n而置换控制器则按照一定的置换算法控制高速缓冲存储器而置换控制器则按照一定的置换算法控制高速缓冲存储器 中内容的更新。中内容的更新。 61 一、地址映象方式一、地址映象方式 1. 1. 全相联映象方式全相联映象方式 n 从主存中将信息调入缓冲存从主存中将信息调入缓冲存 储器通常是以储器通常是以“页页”为单位为单位 进行的。为了准确寻址，必

45、进行的。为了准确寻址，必 须将调入页的页地址编码全须将调入页的页地址编码全 部存入地址索引机构中。部存入地址索引机构中。 n主存中的每一个字块可映像 到Cache任何一个字块位置上 第第块块 第第块块 第第 2 N-1 块 块 第第块块 第第块块 Cache 主主存存 第第 2 M-1 块 块 图图（5 5. .2 28 8） 全全相相联联映映像像 62 2 2 直接映象方式直接映象方式 规定缓存中各页只接收规定缓存中各页只接收 主存中相同页号内容的副本，主存中相同页号内容的副本， 即不同段中页号相同的内容即不同段中页号相同的内容 只有一个能复制到缓存中去。只有一个能复制到缓存中去。 这种映象

46、的限制使对高速缓这种映象的限制使对高速缓 存的寻址变得相当简单，在存的寻址变得相当简单，在 地址索引机构中只要存入地地址索引机构中只要存入地 址的段号即可。址的段号即可。 每个主存地址映像到 Cache中的一个指定地址的方 式称为直接映像。 第第块块 第第块块 块块第第 22N-1 第第 2N-1 块块 第第 2N 块块 第第 2N-1块块 第第块块 第第块块 C Ca ac ch he e 主主存存 图图( (5 5. .2 29 9) ) 直直接接映映像像 63 3 3 分组相联映象方式分组相联映象方式 分组相联映像将存储空间分成若干组， 是直接映像，而则是全相联映 像。 二、地址索引机构

47、二、地址索引机构 索引结构一般采用按内容存取的相联存储器索引结构一般采用按内容存取的相联存储器 （CAMCAM）实现。实现。 64 三、置换控制策略三、置换控制策略 n 在在Cache中，选择置换策略追求的目标是获得最高的中，选择置换策略追求的目标是获得最高的 命中率。目前使用的策略有先进先出命中率。目前使用的策略有先进先出（FIFO）策略和策略和 最近最少使用（最近最少使用（LRULRU）策略。策略。 n FIFO 策略选择最早装入高速缓存的页作为被置换的页。策略选择最早装入高速缓存的页作为被置换的页。 n LRU 策略选择策略选择CPUCPU最近最少访问的页作为被替换的页。最近最少访问的页

48、作为被替换的页。 nIntel 公司的公司的8048680486微处理器的片内微处理器的片内CacheCache一般在一般在116KB 之间。有些具有之间。有些具有RISCRISC结构的微处理器片内结构的微处理器片内CacheCache已达已达 3232KBKB。有的微机了为提高性能，除了片内有的微机了为提高性能，除了片内CacheCache之处，之处， 还增设一个片外的二级还增设一个片外的二级CacheCache，其容量一般在其容量一般在256256KBKB以以 上。上。 65 虚拟存储器简介虚拟存储器简介 n虚拟存储器建立在虚拟存储器建立在“主存主存辅存辅存”层次，层次， 它能使计算机具有

49、辅存的容量，接近于主它能使计算机具有辅存的容量，接近于主 存的速度存取，使程序员可以按比主存大存的速度存取，使程序员可以按比主存大 得多的空间来编制程序，即按虚拟空间编得多的空间来编制程序，即按虚拟空间编 址。从原理角度看，主存址。从原理角度看，主存辅存层次和辅存层次和 Cache主存层次有很多相似之处。它们主存层次有很多相似之处。它们 采用的地址变换及映像方法和替换策略，采用的地址变换及映像方法和替换策略， 从原理上看是相同的。从原理上看是相同的。 66 n在采用磁盘作为辅助存储器后，可以在存储管理部在采用磁盘作为辅助存储器后，可以在存储管理部 件和操作系统的存储管理软件的支持下，使用户获件

50、和操作系统的存储管理软件的支持下，使用户获 得一个很大的编程空间，其容量大大超过真实的主得一个很大的编程空间，其容量大大超过真实的主 存储器。这个在用户界面上看到的存储器，被称为存储器。这个在用户界面上看到的存储器，被称为 虚拟存储器（虚拟存储器（Virtual Memory），简称），简称VM。这时。这时 用户可以使用较长的地址编程，这种地址是面向程用户可以使用较长的地址编程，这种地址是面向程 序的需要，而不必考虑程序将来在主存中的实际位序的需要，而不必考虑程序将来在主存中的实际位 置，因而称为逻辑地址，也称为虚地址。置，因而称为逻辑地址，也称为虚地址。CPU可以可以 按虚地址访问的空间甚至

51、可达到整个辅存容量。按虚地址访问的空间甚至可达到整个辅存容量。 67 n在计算机系统实际运行中，所编程序和数据在操在计算机系统实际运行中，所编程序和数据在操 作系统管理下，先送入磁盘，然后操作系统将当作系统管理下，先送入磁盘，然后操作系统将当 前即需运行的部分调入内存，供前即需运行的部分调入内存，供CPU操作，其操作，其 余暂不运行的部分留在磁盘中。随程序执行的需余暂不运行的部分留在磁盘中。随程序执行的需 要，操作系统自动按一定替换算法进行调度，将要，操作系统自动按一定替换算法进行调度，将 当前暂不运行部分调回磁盘，将程序需要的模块当前暂不运行部分调回磁盘，将程序需要的模块 由磁盘调入主存。由

52、磁盘调入主存。 nCPU执行程序时，需将程序提供的虚地址变换执行程序时，需将程序提供的虚地址变换 为主存的实际地址（实地址、物理地址）。一般为主存的实际地址（实地址、物理地址）。一般 是先由存储管理部件判断该地址的内容是否在主是先由存储管理部件判断该地址的内容是否在主 存中，若已调入主存，则通过地址变换机制将虚存中，若已调入主存，则通过地址变换机制将虚 地址转换为实地址，然后访问主存的实际单元。地址转换为实地址，然后访问主存的实际单元。 若尚未调入主存，则通过缺页中断程序，以页为若尚未调入主存，则通过缺页中断程序，以页为 单位调入或实现主存内容调换。单位调入或实现主存内容调换。 68 69 半

53、导体存储器与半导体存储器与CPU的连接的连接 n这是本章的重点内容这是本章的重点内容 nSRAM、EPROM与与CPU的连接的连接 n译码方法同样适合译码方法同样适合I/O端口端口 70 存储芯片与存储芯片与CPU的连接的连接 存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线 存储芯片地址线的连接存储芯片地址线的连接 n芯片的地址线通常应全部与系统的低位地芯片的地址线通常应全部与系统的低位地 址总线相连址总线相连 n寻址时，这部分地址的译码是在存储芯片寻址时，这部分地址的译码是在存储芯片 内完成的，我

54、们称为内完成的，我们称为“片内译码片内译码” n系统地址线的高位参与系统地址线的高位参与“片选片选” 片内译码片内译码 A9A0 存储芯片存储芯片 000H 001H 002H 3FDH 3FEH 3FFH 全0 全1 0000000000 0000000001 0000000010 1111111101 1111111110 1111111111 范围（16进制)A9 A0 译码和译码器译码和译码器 n译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为翻译为 唯一唯一“有效输出有效输出”的过程的过程 n译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑 n译码电路更多的

55、是采用集成译码器译码电路更多的是采用集成译码器 n常用的常用的2:4译码器：译码器： 74LS139 n常用的常用的3:8译码器：译码器： 74LS138 n常用的常用的4:16译码器：译码器：74LS154 存储器的地址选择存储器的地址选择 n全译码选择方式全译码选择方式 n部分译码选择方式部分译码选择方式 n线性选择方式线性选择方式 (1)全译码选择方式全译码选择方式 A15 A14 A13 A16 C B A G1 LS138 2764 A19 A18 A17 A12A0 CEY6 G2A G2B IO/M 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0

56、1 1 1 0 地址范围A12 A0A19A18A17A16A15A14 A13 n全译码：所有的系统地址线均参与对存储单元的译全译码：所有的系统地址线均参与对存储单元的译 码寻址，包括码寻址，包括 n片内译码片内译码：低位地址线对芯片内各存储单元的译码寻址低位地址线对芯片内各存储单元的译码寻址 n片选译码片选译码：高位地址线对存储芯片的译码寻址高位地址线对存储芯片的译码寻址 n采用全译码，采用全译码，每个存储单元的地址都是唯一每个存储单元的地址都是唯一的，的，不不 存在地址重复存在地址重复 n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多 (2)部分译码选择方式部分译码选择

57、方式 138 A17 A16 A11A0 A14 A13 A12 (4)(3)(2)(1) 2732273227322732 C B A G1 G2A G2BIO/M CECECECE Y0 Y1 Y2 Y3 A19 A15A14 A12A11 A0一个可用地址 1 2 3 4 10 10 10 10 000 001 010 011 全0 全1 全0 全1 全0 全1 全0 全1 20000H 20FFFH 21000H 21FFFH 22000H 22FFFH 23000H 23FFFH n部分译码部分译码：只有部分高位地址线参与对存储芯片只有部分高位地址线参与对存储芯片 的译码的译码 n每

58、个存储单元将对应多个地址每个存储单元将对应多个地址(地址重复），需要地址重复），需要 选取一个可用地址选取一个可用地址 n可简化译码电路的设计可简化译码电路的设计 n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费 （3 3）线性选择方式）线性选择方式 A14 A12A0 A13 (1) 2764 (2) 2764 CECE A19 A15A14 A13A12 A0一个可用地址 1 2 1 0 0 1 全0 全1 全0 全1 04000H 05FFFH 02000H 03FFFH A14 A13不能同时为不能同时为0 n线选译码：线选译码：只用少数几根高位地址线进行芯片的只用少数几根高

59、位地址线进行芯片的 译码，且每根负责选中一个芯片（组）译码，且每根负责选中一个芯片（组） n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费 n会出现地址重复（一个存储单元对应多个存储地会出现地址重复（一个存储单元对应多个存储地 址）址） 78 片选端译码小结片选端译码小结 n在系统中，存储芯片的片选控制端主在系统中，存储芯片的片选控制端主 要与地址发生联系：包括要与地址发生联系：包括地址空间的地址空间的 选择选择（接系统的（接系统的IO/M*信号）和信号）和高位高位 地址的译码选择地址的译码选择（与系统的高位地址（与系统的高位地址 线相关联）线相关联） n对一些存储芯片通过片选无

60、效可关闭对一些存储芯片通过片选无效可关闭 内部的输出驱动机制，起到降低功耗内部的输出驱动机制，起到降低功耗 的作用的作用 内存的扩展内存的扩展 n位扩展位扩展 增加字长（每个存储单元的位数）增加字长（每个存储单元的位数） n字扩展字扩展 增加存储器容量（存储单元数）增加存储器容量（存储单元数） 存储器的数据线及控制线的连接 u位扩展位扩展 n若芯片的数据线正好若芯片的数据线正好8根：根： n一次可从芯片中访问到一次可从芯片中访问到8位数据位数据 n全部数据线与系统的全部数据线与系统的8位数据总线相连位数据总线相连 n若芯片的数据线不足若芯片的数据线不足8根：根： n利用多个芯片扩充数据位利用多