实验五全加器的设计及应用_第1页
实验五全加器的设计及应用_第2页
实验五全加器的设计及应用_第3页
实验五全加器的设计及应用_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验五全加器 的设计 及应用一、实验目的(1) 进一步加深组和电路的设计方法。(2) 会用真值表设计半加器和全加器电路，验证其逻辑功能(3) 掌握用数据选择器和译码器设计全加器的方法。二、预习要求(1) 根据表5-1利用与非门设计半加器电路。(2) 根据表5-2利用异或门及与非门设计全加器电路三、实验器材(1) 实验仪器：数字电路实验箱、万用表；(2) 实验器件：74LS04 74LS08 74LS20 74LS32、74LS86 74LS138 74LS153;四、实验原理1. 半加器及全加器电子数字计算机最基本的任务之一就是进行算术运算，在机器中的四则运算一一 加、减、乘、除都是分解成加法

2、运算进行的，因此加法器便成了计算机中最基本的运算 单元。(1)半加器只考虑了两个加数本身，而没有考虑由低位来的进位(或者把低位来的进位看成0)，称为半加，完成半加功能的电路为半加器。框图如图5-1所示。一位半加器的真值表如表5-1所示。0 00 01 01 00 01 01 00 0图5-1半加器框图表5-1 半加器真值表0011由真值表写逻辑表达式： 画出逻辑图，如图5-2所示:(b)逻辑符号(a)逻辑图图5-2 半加器(2)全加器能进行加数、被加数和低位来的进位信号相加， 称为全加，完成全加功能的电路为全加器。根据求和结果给出该位的进位信号。即一位全加器有3个输入端：A （被加数）、Bi

3、（加数）、Ci i （低位向本位的进位）；2个输出端：Si （和数）、Ci （向高位的进位） 下面给出了用基本门电路实现全加器的设计过程。1）列出真值表，如表5-2所示。 表5-2 全加器真值表半加器从表5-2 器中包含着0时，不 的进位，就是 全加器中Ci ! 值可为0或1。2）画出图，如图5-30000001010100101100100110011011010111111(a)S全加器中看出，全加 半加器，当 考虑低位来 半加器。而在 是个变量，其S、Ci的卡诺所示。(b) Ci图5-3全加器的卡诺图3）由卡诺图写出逻辑表达式：如用代数法写表达式得：即：4）画出逻辑图，如图5-4 （a）

4、所示；图5-4 （b）是全加器的逻辑符号（a）逻辑图（b）逻辑符号图5-4全加器五、实验内容1 利用异或门及与非门实现一位全加器，并验证其功能。答：逻辑电路图如下：2. 试用全加器实现四位二进制全减器。3. 试用一片四位二进制全加器将一位 8421BCD码转换成余3码，画出电路图，并测试 其功能。4. 试用一片3 8线译码器及四输入与非门设计一位全加器，要求电路最简，画出设计电路图，并测试其功能。5试用74LS86组成二个四位二进制数的比较电路，要求两数相等时其输出为“1” ，反之为“ 0”。6.试用双四选一数据选择器和与非门分别构成全加器及全减器，写出表达式，画出逻 辑图，要求电路最简，并测试其功能。六、实验报告及要求1 在熟

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论