第7章 总线 11.16第7章 总线 11.16

1、2021-7-121 第七章第七章 总线总线 7.1 总线概述总线概述 7.1.1 总线的组成总线的组成 连接计算机主要部件的总线称连接计算机主要部件的总线称 为为系统总线系统总线。系统总线通常包含。系统总线通常包含 50100条分立的线，由数据总线、条分立的线，由数据总线、 地址总线、控制总线和电源线和地地址总线、控制总线和电源线和地 线组成。线组成。 2021-7-122 数据总线用来传送各功能部件之数据总线用来传送各功能部件之 间的数据信息。间的数据信息。 地址总线主要用来指出数据总线地址总线主要用来指出数据总线 上的数据在主存单元或上的数据在主存单元或I/O端口的地端口的地 址。址。

2、2021-7-123 控制总线用来控制对数据总线、控制总线用来控制对数据总线、 地址总线的访问和使用，典型的控地址总线的访问和使用，典型的控 制信号包括：制信号包括： 存储器写存储器写(Memory Write)：将数：将数 据总线上的数据写入被寻址的存储据总线上的数据写入被寻址的存储 单元。单元。 存储器读存储器读(Memory Read)：将所：将所 寻址的存储单元中的数据放到数据寻址的存储单元中的数据放到数据 总线上。总线上。 2021-7-124 I/O写写（I/O Write）：将数据总）：将数据总 线上的数据输出到被寻址的线上的数据输出到被寻址的I/O端口端口 内。内。 I/O读读

3、（I/O Read）：从被寻址）：从被寻址 的的I/O端口的数据放到数据总线上。端口的数据放到数据总线上。 总线请求总线请求（Bus Request）：）： 表示某个模块需要获得总线的控制。表示某个模块需要获得总线的控制。 2021-7-125 总线允许总线允许(Bus Grant)：表示发出：表示发出 请求的模块已经被允许控制总线。请求的模块已经被允许控制总线。 数据确认数据确认(Date ACK)：表示数据：表示数据 已经被接收，或已经放到了总线上。已经被接收，或已经放到了总线上。 中断请求中断请求(Interrupt Request)： 表示某个中断正在请求。表示某个中断正在请求。 20

4、21-7-126 中断确认中断确认（Interrupt ACK）：）： 确认请求的中断已经被识别。确认请求的中断已经被识别。 时钟时钟（Clock）：用于同步操作。）：用于同步操作。 复位复位（Reset）：初始化所有模）：初始化所有模 块。块。 2021-7-127 电源线与地线用来提供计算机合电源线与地线用来提供计算机合 理、可靠地工作。一般电源线有理、可靠地工作。一般电源线有+5V、 -5V、+12V、-12V和地线等。和地线等。 2021-7-128 7.1.2 总线性能指标总线性能指标 总线性能指标包括：总线性能指标包括： 总线宽度：它是指总线宽度：它是指数据总数据总 线线的根数，用

5、的根数，用bit（位）表示，如（位）表示，如8 位、位、16位、位、32位、位、64位（即位（即8根、根、 16根、根、32根、根、64根）。根）。 2021-7-129 标准传输率：即在总线上标准传输率：即在总线上 每秒能传输的最大字节量，用每秒能传输的最大字节量，用 MB/s（每秒多少兆字节）表示。（每秒多少兆字节）表示。 如总线工作频率为如总线工作频率为33MHz, 总线宽总线宽 度为度为32位，则它最大的传输率为位，则它最大的传输率为 132MB/s。 2021-7-1210 时钟同步时钟同步/异步：总线上异步：总线上 的数据与时钟同步工作的总线称的数据与时钟同步工作的总线称 同步总线

6、，与时钟不同步工作的同步总线，与时钟不同步工作的 总线称异步总线。总线称异步总线。 2021-7-1211 总线复用：为了提高总线总线复用：为了提高总线 的利用率，优化设计，将地址总线的利用率，优化设计，将地址总线 和数据总线共用一组物理线路，只和数据总线共用一组物理线路，只 是某一时刻该总线传输地址信号，是某一时刻该总线传输地址信号， 另一时刻传输数据信号或命令信号。另一时刻传输数据信号或命令信号。 这叫做这叫做总线的多路复用总线的多路复用。 2021-7-1212 信号线数：即地址总线、信号线数：即地址总线、 数据总线和控制总线三种总线数的数据总线和控制总线三种总线数的 总和。总和。 总线

7、控制方式：包括并发总线控制方式：包括并发 工作、自动配置、仲裁方式、逻辑工作、自动配置、仲裁方式、逻辑 方式、计数方式等。方式、计数方式等。 2021-7-1213 其它指标：如负载能力问题。其它指标：如负载能力问题。 通常用可连接扩充电路板数来反映通常用可连接扩充电路板数来反映 总线的负载能力。此外，如电源电总线的负载能力。此外，如电源电 压是压是5V还是还是3V、总线能否扩展、总线能否扩展64位位 宽度等等，这些指标也十分重要。宽度等等，这些指标也十分重要。 2021-7-1214 7.1.3 总线标准总线标准 所谓总线标准，可视为系统所谓总线标准，可视为系统 与各模块、模块与其它模块之间

8、的与各模块、模块与其它模块之间的 一个互连的标准界面。这个界面对一个互连的标准界面。这个界面对 它两端的模块都是透明的。界面的它两端的模块都是透明的。界面的 任何一方只需根据总线标准的要求任何一方只需根据总线标准的要求 完成自身一面接口的功能，而不必完成自身一面接口的功能，而不必 了解对方接口与总线的连接要求。了解对方接口与总线的连接要求。 2021-7-1215 2021-7-1216 目前流行的总线标准有：目前流行的总线标准有： （了解）（了解） 1ISA (Industrial Standard Architecture)总线。它是总线。它是IBM为了为了 采用全采用全16位的位的CPU

9、而推出的，又称而推出的，又称 AT总线，它使用的总线时钟独立于总线，它使用的总线时钟独立于 CPU，因此，因此CPU可以采用比总线频可以采用比总线频 率更高的时钟，它有利于率更高的时钟，它有利于CPU性能性能 的提高；的提高； 2021-7-1217 由于由于ISA总线没有支持总线仲裁的硬总线没有支持总线仲裁的硬 件逻辑，因此它不能支持多台主设备件逻辑，因此它不能支持多台主设备 （即不支持多台具有申请总线控制权（即不支持多台具有申请总线控制权 的设备）系统；由于的设备）系统；由于ISA上的所有数上的所有数 据的传送必须通过据的传送必须通过CPU或或DMA（直接（直接 存储器存取）接口来管理，因

10、此使存储器存取）接口来管理，因此使 CPU花费了大量时间来控制与外部设花费了大量时间来控制与外部设 备交换数据。备交换数据。ISA总线时钟频率为总线时钟频率为 8MHz，最大传输率为，最大传输率为16MB/s，数据，数据 线为线为16位，地址线为位，地址线为24位位。 2021-7-1218 2EISA(Extended Industrial Standard Architecture)总线。它总线。它 是一种在是一种在ISA基础上扩充开发的总线基础上扩充开发的总线 标准，与标准，与ISA可以完全兼容。它从可以完全兼容。它从 CPU中分离出了总线控制权，是一中分离出了总线控制权，是一 种具有智

11、能化的总线，能支持多总种具有智能化的总线，能支持多总 线主控和突发方式的传输，提供多线主控和突发方式的传输，提供多 处理器控制功能。处理器控制功能。 2021-7-1219 EISA总线的时钟频率为总线的时钟频率为8MHz，最，最 大传输率为大传输率为33MB/s，数据总线为，数据总线为 32位，地址总线为位，地址总线为32位位，扩充，扩充 DMA访问范围达访问范围达232。但由于其结。但由于其结 构比较复杂，成本高，并未得到广构比较复杂，成本高，并未得到广 泛推广。泛推广。 2021-7-1220 3VESA(Video Electronic standard Association)总线或

12、称总线或称VL- BUS总线，是由视频电子标准协会提出总线，是由视频电子标准协会提出 的局部总线标准的局部总线标准(局部总线是指在系统局部总线是指在系统 外，为两个以上模块提供的高速传输信外，为两个以上模块提供的高速传输信 息通道息通道)。VESA是由是由CPU总线演化而来，总线演化而来， 采用采用CPU的时钟频率达的时钟频率达33MHz, 数据总数据总 线为线为32位，可扩展到位，可扩展到64位，最大传输位，最大传输 率达到率达到132MB/s。 2021-7-1221 它配有局部控制器。通过局部控制它配有局部控制器。通过局部控制 器的判断，将高速器的判断，将高速I/O直接挂在直接挂在 CP

13、U上，实现上，实现CPU与高速外设之与高速外设之 间的高速数据交换。间的高速数据交换。 缺点：规范定义不严格，兼容性差、缺点：规范定义不严格，兼容性差、 总线速度受总线速度受CPU速度影响速度影响 2021-7-1222 4PCI（Peripheral Component Interconnect外部设外部设 备互连总线）是由备互连总线）是由Intel公司提供的公司提供的 总线标准。总线标准。它与它与CPU时钟频率无关，时钟频率无关， 自身采用自身采用33MHz总线时钟，数据总总线时钟，数据总 线为线为32位，可扩充到位，可扩充到64位，数据传位，数据传 输率达输率达132MB/s246MB/

14、s。 2021-7-1223 PCI比比VESA规范定义严格，因而规范定义严格，因而 具有很好的兼容性，与具有很好的兼容性，与ISA, EISA 总线均可兼容，可以转换为标准的总线均可兼容，可以转换为标准的 ISA, EISA。它能支持无限读写突。它能支持无限读写突 发方式，速度比直接使用发方式，速度比直接使用CPU总线总线 的局部总线快。它可视为的局部总线快。它可视为CPU与外与外 设之间的一个中间层，通过设之间的一个中间层，通过PCI桥桥 路（路（PCI控制器）与控制器）与CPU相连。相连。 2021-7-1224 PCI控制器有多级缓冲，可把控制器有多级缓冲，可把 一批数据快速写入缓冲器

15、中。在这一批数据快速写入缓冲器中。在这 些数据不断写入些数据不断写入PCI设备过程中，设备过程中， CPU可以执行其它操作，即可以执行其它操作，即PCI总总 线上的外设与线上的外设与CPU可以并行工作。可以并行工作。 2021-7-1225 PCI总线支持两种电压标准：总线支持两种电压标准：5V 与与3.3V。3.3V电压的电压的PCI总线可以用总线可以用 于便携式微机中。于便携式微机中。 EISA的的PCI都具有即插即用都具有即插即用 （plug and play）功能，即任何扩）功能，即任何扩 展卡只要插入系统便可工作，尤其展卡只要插入系统便可工作，尤其 是是PCI采用的技术非常完善，它为

16、用采用的技术非常完善，它为用 户提供了真正的即插即用功能。户提供了真正的即插即用功能。 2021-7-1226 PCI总线可扩充性好，当总线总线可扩充性好，当总线 驱动能力不足时，可以采用多层结驱动能力不足时，可以采用多层结 构。每个构。每个PCI还配有一个延时器，还配有一个延时器， 它规定系统中设备使用它规定系统中设备使用PCI总线的总线的 最长时间周期，最长时间周期，CPU通过通过PCI总线总线 上的所有设备延时器来优化系统的上的所有设备延时器来优化系统的 性能。性能。 2021-7-1227 5. PCI Express总线总线 前身为前身为3GIO。在新一代的存储系。在新一代的存储系

17、统中已经得到普遍应用。能提供极高统中已经得到普遍应用。能提供极高 的带宽。的带宽。 现在的微型机系统结构多采用不现在的微型机系统结构多采用不 同总线构成的多总线结构同总线构成的多总线结构，即在主机，即在主机 板上留有不同总线的插槽。板上留有不同总线的插槽。 l从物理角度上讲，系统总线就是一组导线。一般从物理角度上讲，系统总线就是一组导线。一般 在计算机主板上是一组印刷线路。在这组导线上在计算机主板上是一组印刷线路。在这组导线上 设置了一些插槽，用于插入设置了一些插槽，用于插入CPU、主存条、主存条、I/O卡卡 等插件板，这些插件板通过插槽接入总线。如图等插件板，这些插件板通过插槽接入总线。如图

18、 7-1所示。所示。 微机系统微机系统I/O总线标准总线标准 1 2 3 5 4 6 7 ISA USB PCI IDE Mem. CPU AGP l1传统总线结构传统总线结构 图图7-2给出了传统的总线结构。在给出了传统的总线结构。在CPU与与Cache之间设置了局部的之间设置了局部的 总线。它将总线。它将CPU与与Cache或多个局部设备连接。或多个局部设备连接。Cache控制器不仅控制器不仅 将将Cache连接到局部总线上，而且还将它直接接入到系统总线上连接到局部总线上，而且还将它直接接入到系统总线上 。这样。这样Cache就可通过系统总线与主存储器直接交换信息，减少就可通过系统总线与主

19、存储器直接交换信息，减少 了了CPU频繁访问主存储器。而且频繁访问主存储器。而且I/O与主存储器之间的信息交换也与主存储器之间的信息交换也 不会影响不会影响CPU的工作。采用扩充总线可使系统支持更多的的工作。采用扩充总线可使系统支持更多的I/O设备设备 。由图中我们看到扩充总线的设置，将局域网、小型计算机接口。由图中我们看到扩充总线的设置，将局域网、小型计算机接口 （SCSI）、调制解调器（）、调制解调器（Modern）和串行接口都连接起来，并）和串行接口都连接起来，并 且通过这些接口又可以与各类且通过这些接口又可以与各类I/O设备相连，因此它可以支持相当设备相连，因此它可以支持相当 多的多的

20、I/O设备。同时，扩充总线又通过扩充总线接口与系统总线相设备。同时，扩充总线又通过扩充总线接口与系统总线相 连。使用扩充总线接口实现了两条总线的信息传送。这种总线结连。使用扩充总线接口实现了两条总线的信息传送。这种总线结 构允许系统支持更广泛的构允许系统支持更广泛的I/O设备，可提高系统的工作效率。设备，可提高系统的工作效率。 图图7-2中扩充总线上的网络模块可以连接局域网（如以中扩充总线上的网络模块可以连接局域网（如以 太网），广域网（如包交换网）、太网），广域网（如包交换网）、SCSI（小型计算机（小型计算机 系统接口）。串行接口可用来支持打印机或扫描仪。系统接口）。串行接口可用来支持打印

21、机或扫描仪。 尽管传统的总线结构比单总线结构的工作效率有了明尽管传统的总线结构比单总线结构的工作效率有了明 显地提高，显地提高，但是在性能越来越高的但是在性能越来越高的I/O设备面前仍然满设备面前仍然满 足不了它们的工作需要。足不了它们的工作需要。由图由图7-2我们看到无论高速还我们看到无论高速还 是低速外设均接到扩充总线上，这将影响总线数据传输是低速外设均接到扩充总线上，这将影响总线数据传输 率，使系统性能下降。因此，工业上普遍采用的方法是率，使系统性能下降。因此，工业上普遍采用的方法是 建立一条建立一条高速总线高速总线，这条总线将系统的其它高速设备紧，这条总线将系统的其它高速设备紧 密地集

22、成在一起。密地集成在一起。 l2高性能总线结构高性能总线结构 图图7-3给出了高性能总线结构的典型示例。它在原有的传统总线结给出了高性能总线结构的典型示例。它在原有的传统总线结 构中增添了一条高速总线，在高速总线上挂接了一些高速的外部构中增添了一条高速总线，在高速总线上挂接了一些高速的外部 设备，如高速局域网（设备，如高速局域网（LAN）、视频、图形工作站、）、视频、图形工作站、SCSI和和 P1394局部外设总线的接口控制器，这条高速总线专门用来支持大局部外设总线的接口控制器，这条高速总线专门用来支持大 容量、高速度的容量、高速度的I/O设备。挂接在高速总线上的设备。挂接在高速总线上的I/O

23、设备通过设备通过Cache 控制器机构中的高速总线桥或高速缓冲器（控制器机构中的高速总线桥或高速缓冲器（Cache）与系统总线）与系统总线 和局部总线相连，建立了它与和局部总线相连，建立了它与CPU、存储器之间的密切联系，而、存储器之间的密切联系，而 一些较低速的设备如传真机（一些较低速的设备如传真机（FAX）、调制解调器、串行接口等）、调制解调器、串行接口等 仍连接在扩充总线上，由扩充总线和高速总线之间的接口来缓冲仍连接在扩充总线上，由扩充总线和高速总线之间的接口来缓冲 通信。通信。 高性能总线结构的高性能总线结构的优点优点是高速总线使高速设备与是高速总线使高速设备与CPU之间联系更之间联系

24、更 加紧密，同时又可独立于加紧密，同时又可独立于CPU工作，使得工作，使得CPU与高速设备各自的与高速设备各自的 工作效率得到更大的提高，这样工作效率得到更大的提高，这样CPU与高速总线之间的速度差异与高速总线之间的速度差异 以及信号线定义之间的差异，均可得到很好的协调，同时以及信号线定义之间的差异，均可得到很好的协调，同时CPU结结 构的变化也不会影响到高速总线工作，反之亦然。构的变化也不会影响到高速总线工作，反之亦然。 2021-7-1236 总线控制的问题，它总线控制的问题，它主要包括：总主要包括：总 线仲裁和总线通信控制。线仲裁和总线通信控制。 7.3 总线控制总线控制 2021-7-

25、1237 7.3.1 总线仲裁总线仲裁 具有多个发送设备和多个接收具有多个发送设备和多个接收 设备共享一根总线的系统中，一根总设备共享一根总线的系统中，一根总 线上不允许多个发送设备同时使用总线上不允许多个发送设备同时使用总 线，选择哪个发送设备使用总线需要线，选择哪个发送设备使用总线需要 有一种仲裁的方法。有一种仲裁的方法。仲裁方法大致可仲裁方法大致可 分为集中式仲裁方法和分散式仲裁方分为集中式仲裁方法和分散式仲裁方 法两类。法两类。 2021-7-1238 集中式的方法中，各个发送设备可集中式的方法中，各个发送设备可 以由以由总线控制器总线控制器来分配总线时间。来分配总线时间。 它可以是独

26、立的模块，也可以是它可以是独立的模块，也可以是 CPU的一部分；分散式的方法中，的一部分；分散式的方法中， 没有总线控制器，每个部件中包含没有总线控制器，每个部件中包含 访问控制逻辑访问控制逻辑，这些模块共同作用，这些模块共同作用 分享总线，谁先分享总线由它们自分享总线，谁先分享总线由它们自 己的控制逻辑来完成。己的控制逻辑来完成。 2021-7-1239 集中式仲裁方法分为状态查集中式仲裁方法分为状态查 询方式、分时访问方式和独立请询方式、分时访问方式和独立请 求方式。求方式。 下面介绍几种集中式仲裁方法。下面介绍几种集中式仲裁方法。 2021-7-1240 一、状态查询方式仲裁一、状态查询

27、方式仲裁 图图7-4给出了一个状态查询方给出了一个状态查询方 式仲裁的执行过程，总线控制器式仲裁的执行过程，总线控制器 （Bus Master）负责对各个发送方）负责对各个发送方 发布发布BUS GRANT（总线允许）控（总线允许）控 制信号，以表明它已经允许使用共制信号，以表明它已经允许使用共 享的总线。在分配享的总线。在分配BUS GRANT中，中， 总线控制器使用来自发送方的状态总线控制器使用来自发送方的状态 信息。信息。 2021-7-1241 7-47-4 2021-7-1242 当它查询到发送方有数据发送时，总当它查询到发送方有数据发送时，总 线控制器将线控制器将BUS GRANT

28、置位，这个置位，这个 被选中的发送方可以使用系统总线对被选中的发送方可以使用系统总线对 一个或更多的接收方发送数据，未选一个或更多的接收方发送数据，未选 中的发送方必须保持在三态的高阻状中的发送方必须保持在三态的高阻状 态以防干扰。当态以防干扰。当BUS GRANT信号被信号被 撤消时，发送方必须在一个固定的时撤消时，发送方必须在一个固定的时 间段内终止它的总线活动。然后，对间段内终止它的总线活动。然后，对 下一个发送方的下一个发送方的BUS GRANT置位。置位。 2021-7-1243 二、分时访问方式仲裁二、分时访问方式仲裁 如图如图7-5所示，总线控制器对各所示，总线控制器对各 个发送

29、方按照固定的时间间隔分配总个发送方按照固定的时间间隔分配总 线时间，而不考虑发送方的状态。总线时间，而不考虑发送方的状态。总 线控制器给出的一个线控制器给出的一个BUS GRANT的的 持续时间对于发送方执行一个操作来持续时间对于发送方执行一个操作来 说足够长。但是两个连续的说足够长。但是两个连续的BUS GRANT之间并没有明显的时间延迟。之间并没有明显的时间延迟。 2021-7-1244 7-57-5 2021-7-1245 三、使用公共三、使用公共BUS BUSY线的分线的分 时访问仲裁时访问仲裁 在分时系统中，各种部件以在分时系统中，各种部件以 固定的时间间隔对通讯信道进行访固定的时间

30、间隔对通讯信道进行访 问，无论有没有信息发送或者没有问，无论有没有信息发送或者没有 足够的信息占满所分配的时间槽，足够的信息占满所分配的时间槽， 显然资源没有被有效的利用。图显然资源没有被有效的利用。图7- 6中，在发送方和总线控制器之间中，在发送方和总线控制器之间 加入了一根共享的加入了一根共享的Bus Busy线。线。 2021-7-1246 7-67-6 2021-7-1247 向发送方分配总线使用权是以向发送方分配总线使用权是以 一种顺序的方式进行的。当总线分一种顺序的方式进行的。当总线分 配给一个发送方，而且又需要发送配给一个发送方，而且又需要发送 信息时，就设置信息时，就设置Bus

31、 Busy。如果。如果 Bus Busy在预定期间内没有被确在预定期间内没有被确 认，总线控制器就认为该发送方不认，总线控制器就认为该发送方不 需要总线。这样允许总线控制器以需要总线。这样允许总线控制器以 一种比分时更有效的方式使用总线。一种比分时更有效的方式使用总线。 2021-7-1248 图图7-7中，总线控制器给发送中，总线控制器给发送 方方1发出一个发出一个BUS GRANT，发送，发送 方方1设置它的设置它的BUS BUSY信号，并信号，并 且使用总线。当操作完成时，发且使用总线。当操作完成时，发 送方释放送方释放BUS BUSY，总线控制，总线控制 器随后对发送方器随后对发送方2

32、发出一个发出一个BUS GRANT。 2021-7-1249 7-7 2021-7-1250 这个发送方并不响应，表明它并这个发送方并不响应，表明它并 不需要总线，这个不需要总线，这个BUS BUSY 2 被立即撤消，并且向发送方被立即撤消，并且向发送方3发送发送 BUS GRANT，发送方，发送方3设置的设置的 BUS BUSY，并占用总线直到结，并占用总线直到结 束数据传送为止。束数据传送为止。 2021-7-1251 四、独立总线请求访问仲裁四、独立总线请求访问仲裁 采用分时访问技术时，由于对不采用分时访问技术时，由于对不 需要总线的部件也要分配总线，所以损需要总线的部件也要分配总线，所

33、以损 失了总线资源，更有效的方法是使用失了总线资源，更有效的方法是使用 BUS REQUEST（总线请求），总线（总线请求），总线 控制器仅对那些有请求的部件分配控制器仅对那些有请求的部件分配BUS GRANT信号。这种分配方法可以根据信号。这种分配方法可以根据 分时规则或其它可以识别请求不同优先分时规则或其它可以识别请求不同优先 权的规则进行分配。权的规则进行分配。 2021-7-1252 7-87-8 2021-7-1253 在图在图7-9中，发送方中，发送方1和发送和发送 方方2请求使用总线，发送方请求使用总线，发送方1被允被允 许使用总线，并保持总线请求直到许使用总线，并保持总线请求直

34、到 数据传送操作完成。当发送方数据传送操作完成。当发送方1释释 放总线请求后，发送方放总线请求后，发送方2被允许使被允许使 用总线。用总线。 2021-7-1254 7-97-9 2021-7-1255 五、使用公共五、使用公共BUS BUSY线的独线的独 立总线请求立总线请求 独立的独立的BUS REQUEST与共与共 享享BUS BUSY相结合，通过监视相结合，通过监视 BUS BUSY，其效果更好，当它确，其效果更好，当它确 定总线可以使用时，才请求总线，定总线可以使用时，才请求总线， 这就增加了发送方的灵活性。这就增加了发送方的灵活性。 2021-7-1256 7-107-10 202

35、1-7-1257 7.3.2 总线通信控制总线通信控制 众多部件共享总线，在争夺众多部件共享总线，在争夺 总线使用权时，只能按照部件的总线使用权时，只能按照部件的 优先等级仲裁解决；而在传送通优先等级仲裁解决；而在传送通 信时间上，只能按分时方式来解信时间上，只能按分时方式来解 决。决。 2021-7-1258 总线上所连接的各类设备，按总线上所连接的各类设备，按 其对总线有无控制功能分，可分为其对总线有无控制功能分，可分为 主设备主设备（或称主模块）和（或称主模块）和从设备从设备 （或称从模块）。主设备对总线有（或称从模块）。主设备对总线有 控制权，控制权，从设备只能响应从设备发从设备只能响

36、应从设备发 来的总线命令。来的总线命令。总线上信息的传送总线上信息的传送 是由主设备启动的。是由主设备启动的。 2021-7-1259 总线在完成一次传输周期时，总线在完成一次传输周期时， 可分为四个阶段：可分为四个阶段： 申请分配阶段：由需要使用申请分配阶段：由需要使用 总线的主设备提出申请，经总线仲总线的主设备提出申请，经总线仲 裁机构决定下一传输周期的总线使裁机构决定下一传输周期的总线使 用权授予某一申请者；用权授予某一申请者； 2021-7-1260 寻址阶段：取得了使用权的主设备通寻址阶段：取得了使用权的主设备通 过总线发出本次打算访问的从设备的存储过总线发出本次打算访问的从设备的存

37、储 地址或设备地址及有关命令，启动参与本地址或设备地址及有关命令，启动参与本 次传输的从设备；次传输的从设备； 数据交换阶段：主设备和从设备进行数据交换阶段：主设备和从设备进行 数据交换，数据由原设备发出经数据总线数据交换，数据由原设备发出经数据总线 流入目的设备；流入目的设备； 结束阶段：主设备的有关信息均从系结束阶段：主设备的有关信息均从系 统总线上撤除，让出总线使用权。统总线上撤除，让出总线使用权。 2021-7-1261 总线通信控制主要解决总线通信控制主要解决通信双通信双 方如何获知传输开始和传输结束，方如何获知传输开始和传输结束， 以及通信双方如何协调如何配合以及通信双方如何协调如

38、何配合。 一般有三种方式：同步通信、异步一般有三种方式：同步通信、异步 通信、半同步通信。通信、半同步通信。 2021-7-1262 1同步通信同步通信 通信双方由统一的时钟控制数通信双方由统一的时钟控制数 据传送称为同步通信。时钟通常由据传送称为同步通信。时钟通常由 CPU的总线控制部件发出，送到总的总线控制部件发出，送到总 线上的所有部件；也可以由每个部线上的所有部件；也可以由每个部 件各自的时序发生器发出，但必须件各自的时序发生器发出，但必须 由总线控制部件发出的时钟信号对由总线控制部件发出的时钟信号对 它们进行同步。它们进行同步。 2021-7-1263 图图7-11给出了同步读操作的

39、给出了同步读操作的 时序图，时序图，CPU发出读信号，将存发出读信号，将存 储器地址放到地址总线上，并发储器地址放到地址总线上，并发 出起始信号以标志总线上地址和出起始信号以标志总线上地址和 控制信息的出现。存储器识别地控制信息的出现。存储器识别地 址后，延迟一个周期将数据和确址后，延迟一个周期将数据和确 认信号放到总线上。认信号放到总线上。 2021-7-1264 7-117-11 2021-7-1265 上述操作都是在同一时钟控制方式上述操作都是在同一时钟控制方式 下进行的。图中时钟信号的每一次下进行的。图中时钟信号的每一次 “1”-“0”的变换称为一个时钟周期，的变换称为一个时钟周期，

40、也称为总线周期。也称为总线周期。 这种通信的优点是规则明确、这种通信的优点是规则明确、 统一，设备间的配合简单一致。统一，设备间的配合简单一致。 2021-7-1266 缺点是主、从设备通信时间配合属强缺点是主、从设备通信时间配合属强 制性制性“同步同步”，必须在限定时间内完，必须在限定时间内完 成规定的要求。并且对所有从设备都成规定的要求。并且对所有从设备都 用同一限时，这就势必造成对各不相用同一限时，这就势必造成对各不相 同速度的部件而言，必须按最慢速度同速度的部件而言，必须按最慢速度 部件来设计公共时钟，严重影响总线部件来设计公共时钟，严重影响总线 的工作效率，使得系统不能发挥高性的工作

41、效率，使得系统不能发挥高性 能设备的优势；同时，也给设计带来能设备的优势；同时，也给设计带来 了局限性，缺乏灵活性。了局限性，缺乏灵活性。 2021-7-1267 同步通信一般用于总线长度同步通信一般用于总线长度 较短，各部件存取时间比较一致较短，各部件存取时间比较一致 的场合。的场合。 2021-7-1268 2异步通信异步通信 异步通信克服了同步通信的缺异步通信克服了同步通信的缺 点，允许各模块速度的不一致性，点，允许各模块速度的不一致性， 给设计者充分的灵活性和选择余地。给设计者充分的灵活性和选择余地。 它的它的主要特征是没有统一的时钟周主要特征是没有统一的时钟周 期划分期划分，不要求所

42、有部件严格使用，不要求所有部件严格使用 统一动作时间，而统一动作时间，而采取应答方式采取应答方式又又 称为握手方式，称为握手方式，实现总线的时间根实现总线的时间根 据需要而定。据需要而定。 2021-7-1269 即当主设备发出请求（即当主设备发出请求（Request） 信号时，一直等从设备反馈回来信号时，一直等从设备反馈回来 “响应响应”（Acknowledge）信号）信号 后，才开始通信。当然，这就要求后，才开始通信。当然，这就要求 主从模块之间增加两条应答线（握主从模块之间增加两条应答线（握 手信号线手信号线Handshaking）。）。 2021-7-1270 异步通信方式可分为不互锁、异步通信方式可分为不互锁、 半互锁和全互锁三种类型，如图半互锁和全互锁三种类型，如图 7-12所示。所示。 2021-7-1271 7-127-12 2021-7-1272 (1) 不互锁方式不互锁方式 主设备发出请求信号后，不等待主设备发出请求信号后，不等待 从设备回答信号，而是经过一段时间，从设备回答信号，而是经过一段时间， 确认从设备已经收到请求信号后，便确认从设备已经收到请求信号后，便 撤销其请求信号；从设备