五集成触发器PPT学习教案

1、会计学1 五集成触发器五集成触发器 2 前面介绍的各种门电路及由门电路组成的组合电路，其共同特点前面介绍的各种门电路及由门电路组成的组合电路，其共同特点 是当前的输出完全取决于当前的输入，与过去的输入无关，它们是当前的输出完全取决于当前的输入，与过去的输入无关，它们没有没有 记忆功能。记忆功能。 在数字系统中：常需要有在数字系统中：常需要有记忆功能记忆功能。触发器就是一种具有记忆功能。触发器就是一种具有记忆功能 的逻辑部件。触发器有两个稳定状态，分别表示二进制数码的的逻辑部件。触发器有两个稳定状态，分别表示二进制数码的“0”和和 “1”。可以长期保存所记忆的信息，只有在一定外界触发信号的作用下

2、，。可以长期保存所记忆的信息，只有在一定外界触发信号的作用下， 它们才能从一个稳定状态翻转到另一个稳定状态，即存入新的数码。它们才能从一个稳定状态翻转到另一个稳定状态，即存入新的数码。 本章学习目的：本章学习目的：对各种触发器功能的掌握是学习时序电路的基础。对各种触发器功能的掌握是学习时序电路的基础。 触发器两个基本特点：触发器两个基本特点： (1)(1)具有两个能自行保持的稳定状态，用来表示逻辑状态具有两个能自行保持的稳定状态，用来表示逻辑状态0和和1，或二，或二 进制数进制数0和和1。 (2)(2)根据不同的输入信号可以将触发器状态置成根据不同的输入信号可以将触发器状态置成“1 1”或或“

3、0 0”。 第1页/共54页 3 & & AB Q Q DRDS 一、电路组成和工作原理一、电路组成和工作原理 1、电路组成、电路组成 基本触发器是由基本触发器是由A和和B两个与非门两个与非门 交叉耦合组成。交叉耦合组成。 是输出端和QQ RSD D和是输入端 A和和B可以由与非门组成。也可以由或非门、与或非门组成。可可以由与非门组成。也可以由或非门、与或非门组成。可 以是以是TTL门，也可以是门，也可以是CMOS门。门。 态称触发器为“ 01, 0QQ 态称触发器为“ 10, 1QQ 0 11 0 触发器是以触发器是以Q端表示输出状态。端表示输出状态。 触发器具有两个稳定状触发器具有两个稳定

4、状 态，输出不是态，输出不是0就是就是1。 端称为置位端或置1输入SD: 端称为复位端或置0输入RD: 第2页/共54页 4 & & AB Q Q DRDS 2、工作原理 DDR S QQ 0 1 0 1 1 0 1 0 1 1 0 1 01 1 0 1 0 1 1触发器置触发器置“0” 触发器置“1” 1 0 0 1 11 状态保持不变状态保持不变 0 0 0 0 0 1 1 1 触发器输出端均为触发器输出端均为“1”，破坏了双稳态关系。，破坏了双稳态关系。 当输入当输入00同时撤消，触发器会发生那些变化？同时撤消，触发器会发生那些变化？ 10 用工作波形图来详细分析。用工作波形图来详细分析

5、。 第3页/共54页 5 RD SD Q Q DDR S 01, DaRSD、和宽样，时会现况如果度一并同由出什么情？ QQ 1 1 保持保持 Q原来是什么状态，就保持什么状态。原来是什么状态，就保持什么状态。 0 1 0 01 1 1 1 应该保持，但实际保持不了！应该保持，但实际保持不了！ 01R SD当、时时： D同由 如果如果 A t p d B t p d A门先于门先于B门相与非，门相与非， 110 1, 0QQ使 0 如果 B t p d 3tpd （4）fcpmax1/(tCPL+tCPH)=1/5tpd （5）工作波形分析 2维持阻塞D_FF的脉冲工作特性 （1）tCPLts

6、et=2tpd，建立时间tset内D必须保持不变； 第37页/共54页 39 1234567 DS DR CP D Q CP=0、CP=1期间触发器状态不变。只有期间触发器状态不变。只有CP 到来到来Q随随D变化而改变。变化而改变。 CPDQ n ）（ 1 初态为初态为0。 第38页/共54页 40 14 13 12 11 10 9 8 74LS74 1 2 3 4 5 6 7 VCC 2RD 2D 2CP 2SD 2Q 2Q 1RD 1D 1CP 1SD 1Q 1Q GND 14 13 12 11 10 9 8 CC4013 1 2 3 4 5 6 7 VCC 2Q 2Q 2CP 2RD 2

7、D 2SD 1Q 1Q 1CP 1RD 1D 1SD VSS (a) 74LS74引脚排列图 (b) CC4013引脚排列图 ：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 第39页/共54页 41 二、 利用传输延迟时间的边沿触发器（后沿触发） 电路特点： 该电路由两个 与或非门构成基 门RS-FF，由与非 门G、H构成触发 引导电路。且G、 H的传输延迟要大 于基本RS-FF的翻 转时间。 第40页/共54页 42 1工作原理 CP=0时，门C、F、G、H被CP封锁，D、E工 作 故： 基本RS_FF通过D、E保持Qn 当，且CP=1时，门C、F首先解除封锁 故: 基本

8、RS_FF也可通过C、F保持Qn nnnnn QDQQQEQ 11 ，此时：此时： 传输延迟后，G、H也解除封锁，J、K将使G、H变化，但即使G=H=0 封锁了D、E，基本RS_FF仍可保持Qn； 后，门C、F首先被封锁，而G、H将保持原来状态， nnnnnnnn QQQDCQQQQFEQ 11 ，此时：此时： 当传输延迟后，G、H也被封锁，基本RS_FF将通过D、E保持 Qn+1 /RD、/SD是异步置0端和异步置1端。 nnnnnnn nn QKQJQKQQJGQHQ QJHKQG 1 , 此时：此时： )( 1nn QRSQ 第41页/共54页 43 & J J1 J2 J3 CP K

9、K1 K2 K3 DR DS Q Q 321 JJJJ 321 KKKK CPJKQn+1 0 01 1X XX XX X0 0 1 10 0X XX XX X1 1 1 11 10 00 0 1 11 10 01 10 0 1 11 11 10 01 1 1 11 11 11 1 DRDS n Q n Q CP=0及及CP=1期间触发器状态维持不变，只有期间触发器状态维持不变，只有CP到来，到来，触发触发 器的状态只取决于器的状态只取决于CP脉冲脉冲到来前一瞬间输入信号到来前一瞬间输入信号JK的状态。的状态。 逻辑符号及功能表： 第42页/共54页 44 123456789 CPQKQJQ

10、nnn )( 1 DR DS J K Q C P 初态为初态为1 2脉冲工作特性 第43页/共54页 45 14 13 12 11 10 9 8 7472 1 2 3 4 5 6 7 VCC SD RD K3 K2 K1 Q (b) 7472 的引脚图 (a) 74LS76 的引脚图 16 15 14 13 12 11 10 9 74LS76 1 2 3 4 5 6 7 8 1K 1Q 1Q GND 2K 2Q 2Q 2J 1CP 1SD 1RD 1J VCC2CP 2SD 2RD NC CP J1 J2 J3 Q GND 321 KKKK 321 JJJJ 低电平有 效 低电平有效 CP下降

11、沿触发 第44页/共54页 46 对于维持阻塞触发器对于维持阻塞触发器：在在CP信号的信号的到来前一个极短到来前一个极短 的时间内，外部激励信号已取样进入触发器，当的时间内，外部激励信号已取样进入触发器，当CP到来，到来， 取样信号逐级传输引起触发器状态转移，与此同时，维持取样信号逐级传输引起触发器状态转移，与此同时，维持 阻塞逻辑立即起作用，隔离了外部激励信号。阻塞逻辑立即起作用，隔离了外部激励信号。即正跳转移。即正跳转移。 对于边沿型触发器：对于边沿型触发器：状态仅在状态仅在CP信号的信号的或或到来时刻到来时刻 进行转移，而状态的变化则进行转移，而状态的变化则取决于取决于CP边沿到来前一瞬

12、间对外边沿到来前一瞬间对外 部激励信号的取样值部激励信号的取样值。事实上维持阻塞型触发器是一种正。事实上维持阻塞型触发器是一种正 边沿触发器。边沿触发器。 第45页/共54页 47 三、 CMOS传输门构成的边沿触发 1COMS传输门构成基本FF 原理： CP=0， TG 1 TG 2 ， Qn+1=D CP=1， TG 1 TG 2 ， Qn+1=Qn 此为D触发器，电平触发型 ，CP低有效，缺点是抗干扰力 差，多次翻转问题。 第46页/共54页 48 2CMOS传输门构成的D边沿触发器 原理： RD、SD是异步置0和置1端，高有 效 CP=0时，准备阶段 TG1 ，TG2 ，主FF接收D信息 TG3 ，TG4 ，从FF与主联系被切断 ，从FF保持， DQDQ 主主 主主 , nn QQ 1 CP,状态转移 TG1，TG2，主FF保持CP上升沿 前一刻的输入信号，即 DQ 主主 TG3，TG4，从FF接收主FF的状态 ， DQQQ n 主主 主主 即即： 1 第47页/共54页 49 3CMOS传输门构成的J-K边沿触发器 DQFFD n 1 :_ nnn QKQJQFFJK 1 :_ FFJKFFDKQQJQKQJD nnnn _+=+=:转换成即可将）（令 具体电路如下图所示具体电路如下图所示 第48页/共54页 50 电路中，由于CP=1时，已经切断了主触