序列信号发生器PPT学习教案

1、会计学1 序列信号发生器序列信号发生器 特征方程特征方程 CPQQCPDQn 231 1 1 CPQQn 1 1 2 CPQQ n 2 1 3 从特征方程中可以看出：从特征方程中可以看出： 满足移存规律（第一级除外）满足移存规律（第一级除外） 1 1 i n i QQ Q3Q2Q1Q3n+1Q2n+1Q1n+1 1 11 10 0 状态转换表状态转换表 001 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 000 001 011 110 100 输出是每输出是每5位循环一次，循环长度位循环一次，循环长度M=5 。 Q3=11000,11000, Q2=10001,10001, Q

2、1=00011,00011, 三个输出序列是一样的，都由三个三个输出序列是一样的，都由三个 0两个两个1组成。只是起始状态不一样，只组成。只是起始状态不一样，只 要循环起来，分不清起始状态。要循环起来，分不清起始状态。 由特征方程计算次态值。由特征方程计算次态值。 DQS R 3 DQS R 2 DQS R 1 & CP 第1页/共15页 在移位寄存器的基础上加反馈网络形成移存型序列信移位寄存器的基础上加反馈网络形成移存型序列信 号发生器。号发生器。先设计移位寄存器，再设计反馈网络。先设计移位寄存器，再设计反馈网络。 例：设计例：设计00011101，00011101，序列信号发生器。序列信号

3、发生器。 解：依题意可知，循环长度解：依题意可知，循环长度M=8,需要寄存器的位数需要寄存器的位数n=3, 因此按三位一组划分序列信号，组成因此按三位一组划分序列信号，组成8个状态循环。个状态循环。 0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1 Q2Q1Q0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 0 满足移存规律满足移存规律 满足计数规律满足计数规律 构成循环构成循环 每次左移一位每次左移一位 状态划分：状态划分： 第2页/共15页 12Q Q 0 Q00 01 11 10 0 1 1 0 n Q 2 Q 1 Q 0 0

4、1 1 1 A 0 A 0 0 1 1 Q Q2 2Q Q1 1Q Q0 0 0 00 00 0 0 00 01 1 0 01 11 1 1 11 11 1 1 11 10 0 1 10 01 1 0 01 10 0 1 10 00 0 Q Q2 2Q Q1 1Q Q0 0Q Q2 2n+1 n+1 Q Q1 1n+1 n+1 Q Q0 0n+1 n+1 0 00 00 0 0 00 01 1 0 01 10 0 0 01 11 1 1 10 00 0 1 10 01 1 1 11 10 0 1 11 11 1 0 0 1 0 1 1 1 0 0 1 1 1 0 0 0 0 1 0 1 0 1

5、 1 1 0 用直接观察法从状态转换表得出：用直接观察法从状态转换表得出： 1 1 n Q 1 2 n Q Q0CP Q1CP 满足移存规律满足移存规律 1 1 i n i QQ 只要设计第一级激励输入即可只要设计第一级激励输入即可 。 选用选用74195做移位寄存器做移位寄存器 CPQKQJQn 00 1 0 串入数据、接收由于KJQ0 1 0 n QKJ令： 用用4选选1数据选择器实现数据选择器实现J=/K。 1 1 1 10 0 0 0 1 0 Q 0 0 Q 0 D 1 D 2 D 3 D 12 AQ 01 AQ D0=1 D2=0 01 QD 03 QD 状态表：状态表：状态转换表状

6、态转换表： 变量数大于变量数大于 地址数要降地址数要降 维维。 令：令： 第3页/共15页 根据根据： 12 AQ 01 AQ D0=1 D2=0 01 QD 03 QD 画出用画出用74195和和4选选1组成的组成的 序列信号产生器电路图。序列信号产生器电路图。 反过来从已知电路要会分析出其反过来从已知电路要会分析出其 响应序列。响应序列。 YKJQn 1 0 J/KQ0Q1Q2Y XX0001 111001 11110Q0 11111/Q0 00011/Q0 111010 00010Q0 000010 000001 序列信号可以从任意一路输出，只序列信号可以从任意一路输出，只 不过起始状态

7、不同而已。不过起始状态不同而已。 01 0 3 G 0 1 2 3EN MUX Y 1 0 1 D0D1D2D3 Q 0 Q 1 Q 2 Q 3 /SH LD J K CR 3 Q 74195 CP 1 CP 第4页/共15页 解：循环长度解：循环长度M=8,238，取，取n=3,用三位寄存器实现。用三位寄存器实现。 一、状态划分（按三位一组划分状态）一、状态划分（按三位一组划分状态） 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1Q2Q1Q0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 有两组状态均为有两组状态均为

8、000 有两组状态均为有两组状态均为111 不满足寄存规律，不满足寄存规律， 三位寄存器不能实三位寄存器不能实 现这样的序列。所现这样的序列。所 以要增加寄存器位以要增加寄存器位 数。数。 取取n=4,重新进行状态划分。重新进行状态划分。 第5页/共15页 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+1 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0

9、1 0 0 0 0 0 0 0 从状态转换表中得出：从状态转换表中得出： CPQQ n 0 1 1 CPQQn 1 1 2 CPQQ n 2 1 3 KJQn 1 0 令： 23Q Q 01Q Q 00 00 01 01 11 11 10 10 KJQn 1 0 1 1 1 X 1 0 0 0 0 X X X X X XX 3 Q 扭环计数器扭环计数器 满足移存规律，选用满足移存规律，选用 74195作移位寄存器。作移位寄存器。 1 CP 74195 D2D0D1D3 Q2Q0Q1Q3 3 Q J K /SH LD CR CP 第6页/共15页 移存型序列信号发生器只能产生一组序列信号，如移存

10、型序列信号发生器只能产生一组序列信号，如 果要同时产生多组序列信号，可以采用计数型序列信号果要同时产生多组序列信号，可以采用计数型序列信号 发生器。发生器。 计数型序列信号发生器是在计数器的基础上加适计数型序列信号发生器是在计数器的基础上加适 当的反馈网络构成。要实现序列长度为当的反馈网络构成。要实现序列长度为M的序列信号发的序列信号发 生器，其设计步骤为：生器，其设计步骤为： 先设计一个计数模置为先设计一个计数模置为M M的计数器。的计数器。 再令计数器每一个状态输出符合序列信号要求。再令计数器每一个状态输出符合序列信号要求。 根据计数器状态转换关系和序列信号要求设计输出根据计数器状态转换关

11、系和序列信号要求设计输出 组合网络。组合网络。 第7页/共15页 23Q Q 1 Q 00 01 11 10 0 1 23Q Q 01Q Q 00 00 01 01 11 11 10 10 例：设计产生序列信号例：设计产生序列信号1101000101，1101000101，的计数型序的计数型序 列信号发生器电路。要求用列信号发生器电路。要求用74161和和8选选1数据选择器实现。数据选择器实现。 解：先用解：先用74161反馈置数法设计反馈置数法设计M10计数器。计数器。 Q Q3 3Q Q2 2Q Q1 1Q Q0 0F 0 01 11 10 0 0 01 11 11 1 1 10 00 0

12、0 0 1 10 00 00 0 1 10 01 10 0 1 10 01 11 1 1 11 10 00 0 1 11 10 01 1 1 11 11 10 0 1 11 11 11 1 令计数器每一个状态与一位序列信号相对令计数器每一个状态与一位序列信号相对 应。应。 1 1 0 1 0 0 0 1 0 1 画出实现画出实现F的卡诺图。的卡诺图。 1 1 1 1 1 0 0 0 00 X X X X X X 变量数大于地址数要进行降变量数大于地址数要进行降 维，维，Q0作记图变量。作记图变量。 X X X 1 0 Q 0 Q 0 Q 0 将降维卡诺图与将降维卡诺图与8选选1数数 据选择器卡

13、诺图相比较得出据选择器卡诺图相比较得出 ： D0D3=1 D5=0 D4,D6,D7=Q0 令：Q3Q2Q1=A3A2A1 第8页/共15页 计数器在计数器在0110011011111111之间循环计数，之间循环计数，F F循环输出循环输出 11010001011101000101序列信号。序列信号。 0 1 Q 3 Q 2 Q 1 Q 0 D3D2D1D0 74161 CTT CTP CR CP CO LD 0 1 1 0 1 1 0 1 0 3 G 0 1 2 3 EN MUX Y 4 5 6 7 2 F D0D3=1D5=0D4,D6,D7=Q0 令：Q3Q2Q1=A3A2A1 先用先用

14、74161反馈置数法设计反馈置数法设计M10计数器。计数器。 第9页/共15页 例：设例：设 计计 F1=110101,110101 F2=010110,010110 两组序列信号。两组序列信号。 要求用要求用7490（8421BCD计数）及计数）及38译码器和必要译码器和必要 的门电路实现。的门电路实现。 解：先用解：先用7490设计一个设计一个M6计数器。（采用反馈置计数器。（采用反馈置0法）法） 令计数器每一个状态与一位序列令计数器每一个状态与一位序列 信号相对应。信号相对应。 由于由于38译码器是最小项译码器译码器是最小项译码器 所以要写出所以要写出F1、F2最小项之和表达式最小项之和

15、表达式 。 53101 mmmmF 4312 mmmF Q2Q1Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 F1F2 0 1 0 1 1 0 1 1 1 0 0 1 第10页/共15页 53101 mmmmF 4312 mmmF 5310 mmmm 5310mmmm 5310YYYY 431YYY & Q 0 Q 1 Q 2 Q 3 S9 A S9BR0 A R0B 7490 CP0 CP1 & F1F2 1 2 1 0 7 G 0 1 2 3 4 5 6 7 0 & 第11页/共15页 如果要求用与门实现如果要求用与门实现 能不能直接在能不能直接在F1、F