ARM汇编语言程序设计基础 第4章 嵌入式系统的存储器系统

1、第第4章章 嵌入式系统的存储器系统嵌入式系统的存储器系统 4.1 存储器系统概述 n4.1.1 存储器系统的层次结构 n计算机系统的存储器被组织成一个6个层次的金字塔形的层次结 构，如图4.1.1魏洪兴所示，位于整个层次结构的最顶部S0层为 CPU内部存放器 nS1层为芯片内部的高速缓存cache n内存S2层为芯片外的高速缓存SRAM、DRAM、DDRAM nS3层为主存储器Flash、PROM、EPROM、EEPROM nS4层为外部存储器磁盘、光盘、CF、SD卡 nS5层为远程二级存储分布式文件系统、Web效劳器 图4.1.1 存储器系统层次结构 n在这种存储器分层结构中，上面一层的存储

2、器作为下一层存储器 的高速缓存。CPU存放器就是cache的高速缓存，存放器保存来自 cache的字；cache又是内存层的高速缓存，从内存中提取数据送 给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是 主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中 提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系 统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储 器用来保存大信息量的数据。在某些带有分布式文件系统的嵌入 式网络系统中，外部存储器就作为其他系统中被存储数据的高速 缓存。 n4.1.2 高速缓冲存储器 n在主存储器和CPU之间采用高速缓冲存储器c

3、ache被广泛用来 提高提高存储器系统的性能，许多微处理器体系结构都把它作为 其定义的一局部。cache能够减少内存平均访问时间。 nCache可以分为统一cache和独立的数据程序cache。在一个存 储系统中，指令预取时和数据读写时使用同一个cache，这时称 系统使用统一的cache。如果在一个存储系统中，指令预取时使 用的一个cache，数据读写时使用的另一个cache，各自是独立的， 这时称系统使用了独立的cache，用于指令预取的cache称为指令 cache，用于数据读写的cache称为数据cache。 n当CPU更新了cache的内容时，要将结果写回到主存中，可以采用 写通法w

4、rite-through和写回法write-back。写通法是指 CPU在执行写操作时，必须把数据同时写入cache和主存。采用写 通法进行数据更新的cache称为写通cache。写回法是指CPU在执 行写操作时，被写的数据只写入cache不写入主存。仅当需要替 换时，才把已经修改的cache块写回到主存中。采用写回法进行 数据更新的cache称为写回cache。 n当进行数据写操作时，可以将cache分为读操作分配cache和写操 作分配cache两类。对于读操作分配cache，当进行数据写操作时， 如果cache未命中，只是简单地将数据写入主存中。主要在数据 读取时，才进行cache内容预

5、取。对于写操作分配cache，当进行 数据写操作时，如果cache未命中，cache系统将会进行cache内 容预取，从主存中将相应的块读取到cache中相应的位置，并执 行写操作，把数据写入到cache中。对于写通类型的cache，数据 将会同时被写入到主存中，对于写回类型的cache数据将在适宜 的时候写回到主存中。 n4.1.3 存储管理单元 nMMUMemory Manage Unit, 存储管理单元在CPU和物理内存 之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转 换过程一般称为内存映射。MMU主要完成以下工作： n1虚拟存储空间到物理存储空间的映射。采用了页式虚拟存 储管

6、理，它把虚拟地址空间分成一个个固定大小的块，每一块称 为一页，把物理内存的地址空间也分成同样大小的页。MMU实现 的就是从虚拟地址到物理地址的转换。 n2存储器访问权限的控制。 n3设置虚拟存储空间的缓冲的特性。 n嵌入式系统中常常采用页式存储管理。页表是存储在内存中的一 个表，页表用来管理这些页。页表的每一行对应于虚拟存储空间 的一个页，该行包含了该虚拟内存页对应的物理内存页的地址、 该页的方位权限和该页的缓冲特性等。从虚拟地址到物理地址的 变换过程就是查询页表的过程。例如在ARM嵌入式系统中，使用 系统控制协处理器CP15的存放器C2来保存页表的基地址。 n基于程序在执行过程中具有局部性的

7、原理，在一段时间内，对页 表的访问只是局限在少数几个单元。根据这一特点，增加了一个 小容量通常为816字、高速度访问速度和CPU中通用存放 器相当的存储部件来存放当前访问需要的地址变换条目，这个 存储部件称为地址转换后备缓冲器Translation Look aside Buffer，TLB。当CPU访问内存时，首先在TLB中查找需要的地 址变换条目，如果该条目不存在，CPU在从位于内存中的页表中 查询，并把相应的结果添加到TLB中，更新它的内容。 n当ARM处理器请求存储访问时，首先在TLB中查找虚拟地址。如 果系统中数据TLB和指令TLB是分开的，在取指令时，从指令TLB 查找相应的虚拟地

8、址，对于内存访问操作，从数据TLB中查找相 应的虚拟地址。 n嵌入式系统中虚拟存储空间到物理存储空间的映射以内存块为单 位来进行。即虚拟存储空间中一块连续的存储空间被映射到物理 存储空间中同样大小的一块连续存储空间。在页表和TLB中，每 一个地址变换条目实际上记录了一个虚拟存储空间的内存块的基 地址与物理存储空间相应的一个内存块的基地址的对应关系。根 据内存块大小，可以有多种地址变换。 n嵌入式系统支持的内存块大小有以下几种：段section大小为 1MB的内存块；大页Large Pages大小为64KB的内存块；小页 Small Pages大小为4KB的内存块；极小页Tiny Pages大

9、小为1KB的内存块。极小页只能以1KB大小为单位不能再细分，而 大页和小页有些情况下可以在进一步的划分，大页可以分成大小 为16KB的子页，小页可以分成大小为1KB的子页。 nMMU中的域指的是一些段、大页或者小页的集合。每个域的访问 控制特性都是由芯片内部的存放器中的相应控制位来控制的。例 如在ARM嵌入式系统中，每个域的访问控制特性都是由CP15中的 存放器C3中的两位来控制的。 nMMU中的快速上下文切换技术Fast Context Switch Extension， FCSE通过修改系统中不同进程的虚拟地址，防止在进行进程间 切换时造成的虚拟地址到物理地址的重映射，从而提高系统的性 能

10、。 n在嵌入式系统中，I/O操作通常被映射成存储器操作，即输入输 出是通过存储器映射的可寻址外围存放器和中断输入的组合来实 现的。I/O的输出操作可通过存储器写入操作实现；I/O的输入操 作可通过存储器读取操作实现。这些存储器映射的I/O空间不满足 cache所要求的特性，不能使用cache技术，一些嵌入式系统使用 存储器直接访问DMA实现快速存储。 4.2 嵌入式系统存储设备分类 n存储器是嵌入式系统硬件的重要组成局部，用来存放嵌入式系统 工作时所用的程序和数据。嵌入式系统的存储器由片内和片外两 局部组成。 n4.2.1 存储器部件的分类 n1按在系统中的地位分类 n在微机系统中，存储器可分

11、为主存储器Main Memory简称内存 或主存和辅助存储器Auxiliary Memory，Secondary Memory， 简称辅存或外存。 n内存是计算机主机的一个组成局部，一般都用快速存储器件来构 成，内存的存取速度很快，但内存空间的大小受到地址总线位数 的限制。内存通常用来容纳当前正在使用的或要经常使用的程序 和数据，CPU可以直接对内存进行访问。系统软件中如引导程序、 监控程序或者操作系统中的根本输入输出局部BIOS都是必须常 驻内存。更多的系统软件和全部应用软件那么在用到时由外存传 送到内存。 n外存也是用来存储各种信息的，存放的是相对来说不经常使用的 程序和数据，其特点是容量

12、大。外存总是和某个外部设备相关的， 常见的外存有软盘、硬盘、U盘、光盘等。CPU要使用外存的这些 信息时，必须通过专门的设备将信息先传送到内存中。 n2按存储介质分类 n根据存储介质的材料及器件的不同，可分为磁存储器Magnetic Memory，半导体存储器、光存储器Optical Memory及激光 光盘存储器Laser Optical Disk。 n3按信息存取方式分类 n存储器按存储信息的功能，分为随机存取存储器Random Access Memory，RAM和只读存储器Read Only Memory， ROM。随机存取存储器是一种在机器运行期间可读、可写的存 储器，又称读写存储器。

13、随机存储器按信息存储的方式，可分为 静态RAMStatic RAM，SRAM，动态RAMDynamic RAM， DRAM及准静态RAMPseudostatic RAM，简称PSRAM。 n在机器运行期间只能读出信息，不能随时写入信息的存储器称为 只读存储器。只读存储器按功能可分为掩模式ROM、可编程 只读存储器Programmable ROM，PROM和可改写的只读存储 器Erasable Programmable ROM，EPROM。 n4.2.2 存储器的组织和结构 n存储器的容量是描述存储器的最根本参数，如1MB。存储器的表 示并不唯一，有不同表示方法，每种有不同的数据宽度。在存储 器

14、内部，数据是存放在二维阵列存储单元中。阵列以二维的形式 存储，给出的n位地址被分成行地址和列地址nr十c。r是行 地址数，c是列地址数。行列选定一个特定存储单元。如果存储器 外部宽度为1位，那么列地址仅一位；对更宽的数据，列地址可 选择所有列的一个子集。 n嵌入式系统的存储器与通用系统的存储器有所不同，通常由ROM、 RAM、EPROM等组成。嵌入式存储器一般采用存储密度较大的存 储器芯片，存储容量与应用的软件大小相匹配。 n4.2.3 常见的嵌入式系统存储设备 n1RAM随机存储器 nRAM可以被读和写，地址可以以任意次序被读。常见RAM的种类 有SRAMStatic RAM，静态随机存储器

15、、DRAMDynamic RAM，动态随机存储器、DDRAMDouble Data Rate SDRAM， 双倍速率随机存储器。其中，SRAM比DRAM运行速度快， SRAM比DRAM耗电多，DRAM需要周期性刷新。而DDRAM是RAM 的下一代产品。在133MHz时钟频率，DDRAM内存带宽可以到达 13364b/82，在200MHz时钟频率，其带宽可到达 20064b/82的海量。 n2ROM只读存储器只读存储器 nROM在烧入数据后，无需外加电源来保存数据，断电后数据不丧在烧入数据后，无需外加电源来保存数据，断电后数据不丧 失，但速度较慢，适合存储需长期保存的不变数据。在嵌入式系失，但速

16、度较慢，适合存储需长期保存的不变数据。在嵌入式系 统中，统中，ROM用固定数据和程序。用固定数据和程序。 n常见常见ROM有有Mask ROM掩模掩模ROM、PROM Programmable ROM，可编程，可编程ROM、EPROMErasable Programmable ROM，可擦写，可擦写ROM、EEPROM电可擦除电可擦除 可编程可编程ROM，也可表示为，也可表示为E2PROM、Flash ROM闪速存储闪速存储 器器 nMask ROM一次性由厂家写入数据的一次性由厂家写入数据的ROM，用户无法修改。，用户无法修改。 PROM出厂时厂家并没有写入数据，而是保存里面的内容为全出厂时

17、厂家并没有写入数据，而是保存里面的内容为全0 或全或全1，由用户来编程一次性写入数据。，由用户来编程一次性写入数据。EPROM可以通过紫外光可以通过紫外光 的照射，擦掉原先的程序，芯片可重复擦除和写入。的照射，擦掉原先的程序，芯片可重复擦除和写入。E2PROM是是 通过加电擦除原编程数据，通过高压脉冲可以写入数据，写入时通过加电擦除原编程数据，通过高压脉冲可以写入数据，写入时 间较长。间较长。Flash ROM断电不会丧失数据断电不会丧失数据NVRAM，可快速读，可快速读 取，电可擦写可编程。取，电可擦写可编程。 n3Flash Memory nFlash memory闪速存储器是嵌入式系统中

18、重要的组成局部，闪速存储器是嵌入式系统中重要的组成局部， 用来存储程序和数据，掉电后数据不会丧失。但在使用用来存储程序和数据，掉电后数据不会丧失。但在使用Flash Memory时，必须根据其自身特性，对存储系统进行特殊设计，时，必须根据其自身特性，对存储系统进行特殊设计， 以保证系统的性能到达最优。以保证系统的性能到达最优。 nFlash Memory是一种非易失性存储器是一种非易失性存储器NVMNon-Volatile Memory，根据结构的不同可以将其分成，根据结构的不同可以将其分成NOR Flash和和NAND Flash两种。两种。 nFlash Memory在物理结构上分成假设干

19、个区块，区块之间相互在物理结构上分成假设干个区块，区块之间相互 独立。独立。NOR Flash把整个存储区分成假设干个扇区把整个存储区分成假设干个扇区Sector， 而而NAND Flash把整个存储区分成假设干个块把整个存储区分成假设干个块Block，可以，可以 对以块或扇区为单位的内存单元进行擦写和再编程。对以块或扇区为单位的内存单元进行擦写和再编程。 n由于Flash Memory的写操作只能将数据位从1写成0，而不能从0 写成1，所以在对存储器进行写入之前必须先执行擦除操作，将 预写入的数据位初始化为1。擦操作的最小单位是一个区块，而 不是单个字节。NAND Flash执行擦除操作是十

20、分简单的，而NOR 型内存那么要求在进行擦除前先要将目标块内所有的位都写为0。 n由于擦除NOR Flash时是以64128KB为单位的块进行的，执行一 个写入擦除操作的时间为5s，与此相反，擦除NAND Flash是以 832KB的块进行的，执行相同的操作最多只需要4ms。 nNOR Flash的读速度比NAND Flash稍快一些，NAND Flash的写入 速度比NOR Flash快很多。NAND Flash的随机读取能力差，适合 大量数据的连续读取。 n除了NOR Flash的读，Flash Memory的其他操作不能像RAM那样， 直接对目标地址进行总线操作。例如执行一次写操作，它必

21、须输 入一串特殊的指令NOR Flash ，或者完成一段时序NAND Flash才能将数据写入到Flash Memory中。 nNOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很容 易地存取其内部的每一个字节。NAND Flash地址、数据和命令共 用8位总线/16位总线，每次读写都要使用复杂的I/O接口串行地存 取数据，8位总线/16位总线用来传送控制、地址和资料信息。 nNAND Flash读和写操作采用512B的块，类似硬盘管理操作。因此， 基于NAND的闪存可以取代硬盘或其他块设备。 nNOR Flash容量通常在1 MB8MB之间。而NAND Flash用在8MB 以

22、上的产品当中。NOR Flash主要应用在代码存储介质中，NAND Flash适用于资料存储。 n所有Flash Memory器件存在位交换现象。Flash Memory在读写数 据过程中，偶然会产生一位或几位数据错误，即位反转。位反转 无法防止，只能通过其他手段对产生的结果进行事后处理。位反 转的问题多见于NAND Flash。NAND Flash的供货商建议使用 NAND Flash的时候，同时使用EDC/ECC错误探测错误纠正 算法，以确保可靠性。 nFlash Memory在使用过程中，可能导致某些区块的损坏。区块一 旦损坏，将无法进行修复。NAND Flash中的坏块是随机分布的，

23、尤其是NAND Flash在出厂时就可能存在这样的坏块已经被标识 出。NAND Flash需要对介质进行初始化扫描以发现坏块，并将 坏块标记为不可用。如果对已损坏的区块进行操作，可能会带来 不可预测的错误。 n应用程序可以直接在NOR Flash内运行，不需要再把代码读到系 统RAM中运行。NOR Flash的传输效率很高，在14MB的小容量 时具有很高的本钱效益，但是很低的写入和擦除速度大大影响了 它的性能。NAND Flash结构可以到达高存储密度，并且写入和擦 除的速度也很快，应用NAND Flash的困难在于需要特殊的系统接 口。 n在NOR Flash上运行代码不需要任何的软件支持。

24、在NAND Flash 上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程 序MTD 。NAND Flash和NOR Flash在进行写入和擦除操作时 都需要MTD。 n在NAND Flash中每个块的最大擦写次数是一百万次，而NOR Flash的擦写次数是十万次。NAND Flash除了具有10:1的块擦除周 期优势，典型的NAND Flash块尺寸要比NOR型闪存小8倍，每个 NAND Flash的内存块在给定的时间内删除次数要少一些。 n4标准存储卡Compact Flash，CF卡 nCF卡是利用Flash技术的存储卡，内部结构如下图，接口具有 PCMCIA-ATA功能，可以工作

25、在IDE接口模式，也可以工作在PC Card模式。衍生出来的CF+卡物理规格和CF完全相同，在手持设 备上应用，如CF串口卡、CF Modem. CF蓝牙、CF USB卡、CF网 卡、CF GPS卡、CF GPRS卡等。按照CF+卡标准，它不一定要支 持ATA接口。通常建议CF+卡工作在PCMCIA模式。CF卡可以看作 是PCMCIA卡的一个子集，可以通过物理上的转换器，直接转换成 PCMCIA卡使用。 nCF卡可分为I型和II型两类，二者的规格和特性根本相同，只是II 型比I型略厚一些，II型插座可以同时兼容I型卡。 图4.2.1 CF卡内部结构 nCF卡有3种工作模式：PC卡ATA I/O

26、模式、PC卡ATA存储模式和实 IDE模式。实IDE模式与IDE接口完全兼容。CF卡遵循ATA协议， 属于块存储设备，存储单元是通过磁头head、柱面 cylinder，也称磁道和扇区sector 组织起来的。在物理寻 址CHS方式下，每一组H/C/S参数唯一确定存储卡中的一个扇 区，通常一个扇区拥有512B的数据空间。一个驱动数格式化后的 容量为磁头数柱面数扇区数512字节。在物理寻址模式下， 扇区S是最低的地址单位，其次是磁头H，最后的柱面 C为最高寻址单位。此外，还有逻辑寻址方式LBA。在这 种寻址方式下，CF卡按照以连续序列的逻辑扇区编号进行寻址， 主机不必知道CF卡的物理几何结构。使

27、用28个数据位来表示逻辑 扇区的地址，可以寻址228个扇区，理论上可以寻址136GB的容量。 物理寻址方式与逻辑寻址方式的对应关系如下所示： nLBA=NHNSC+NCH+S-1； nC=LBA div NSdiv NH； nH=LBA div NSmod NH； nS=LBA mod NS+1。 n其中：NS为每磁道扇区数，NH为磁头数，C、H、S分别表示磁盘 的柱面、磁头和扇区编号，LBA表示逻辑扇区号，div为整除计算， mod为求余计算。 n5平安数据卡平安数据卡Secure Digital Card，SD卡卡 n由日本由日本Panasonic公司、公司、TOSHIBA公司和美国公司和

28、美国SanDisk公司共公司共 同开发研制的同开发研制的SD卡是一种全新的存储卡产品，在卡是一种全新的存储卡产品，在MP3、数码摄、数码摄 像机、数码相机、电子图书及像机、数码相机、电子图书及AV器材等中应用。器材等中应用。SD存储卡采用存储卡采用 一个完全开放的标准系统，外形与一个完全开放的标准系统，外形与MultiMedia卡保持一致，卡保持一致， 比比MMC卡略厚，具有更大的容量，兼容卡略厚，具有更大的容量，兼容MMC卡接口标准。卡接口标准。SD卡卡 具有加密功能，可以保证数据资料的平安保密。具有加密功能，可以保证数据资料的平安保密。SD卡具有版权保卡具有版权保 护技术，所采用的版权保护

29、技术是护技术，所采用的版权保护技术是DVD中使用的中使用的CPRM技术可技术可 刻录介质内容保护。刻录介质内容保护。 n6硬盘存储器硬盘存储器 n硬盘存储器具有存储容量大，使用寿命长，存取速度较快的特点，硬盘存储器具有存储容量大，使用寿命长，存取速度较快的特点， 也是在嵌入式系统中常用的外存。也是在嵌入式系统中常用的外存。 n硬盘存储器的硬件包括硬盘控制器适配器、硬盘驱动器以及 连接电缆。硬盘控制器Hard Disk Controller，简称HDC对硬 盘进行管理，并在主机和硬盘之间传送数据。硬盘控制器以适配 卡的形式插在主板上或直接集成在主板上，然后通过电缆与硬盘 驱动器相连。硬盘驱动器H

30、ard Disk Drive，简称HDD中有盘 片、磁头、主轴电机盘片旋转驱动机构、磁头定位机构、读 写电路和控制逻辑等。 n硬盘存储器可分为温彻斯特盘和非温彻斯特盘两类。温彻斯特盘 是根据温彻斯特技术设计制造的，它的磁头、盘片、磁头定位机 构、主轴、甚至连读写驱动电路等都被密封在一个盘盒内，构 成一个头一盘组合体。温彻斯特盘的防尘性能好，可靠性高，对 使用环境要求不高。非温彻斯特盘磁盘的磁头和盘片等不是密封 的，通常只能用于中型、大型计算机机房中。 n最常见的硬盘接口是IDEATA和SCSI两种，一些移动硬盘采用 PCMCIA或USB接口。 nIDE Integrated Drive Ele

31、ctronics接口也称为ATA美国国家 标准协会接口，是一个通用的硬盘接口。IDE接口的硬盘可细 分为ATA-1IDE、ATA-2EIDE、ATA-3Fast ATA-2、 ATA-4包括Ultra ATA、Ultra ATA/33、Ultra ATA/66与Serial ATA包括Ultra ATA/100及其他后续的接口类型。根本的IDE接 口数据传输率为4.1 MB/s，传输方式有PIO和DMA两种，支持总 线为ISA和EISA。ATA-2、ATAPI和针对PCI总线的FAST-ATA、 FAST-ATA2等数据传输率到达了。Ultra DMA/33接口称为EIDE 接口，采用PIO模

32、式，数据传输率到达33MB/s。UltraDMA/66接 口的传输率为Ultra DMA/33的两倍，采用CRC循环冗余循环校 验技术以保证数据传输的平安性，并且使用了80线的专用连接 电缆，是现在市场上主流的硬盘接口类型。Ultra ATA/ 100是最有 前景的硬盘接口，它的理论最大外部数据传输率可以高达 100MB/s。 nSCSISmall Computer System Interface，小型计算机系统接口 不是专为硬盘设计的，是一种总线型接口。SCSI独立于系统总线 工作，其系统占用率极低，但其价格昂贵，具有这种接口的硬盘 大多用于效劳器等高端应用场合。 4.3 NOR Flas

33、h接口电路 n4.3.1 NOR Flash存储器Am29LV160D nAm29LV160D是AMD公司的一款NOR Flash存储器，存储容量为 2M8Bit/1M16Bit，接口与CMOS I/O兼容，工作电压为，读 操作电流为9mA，编程和擦除操作电流为20mA，待机电流为 200nA。采用FBGA-48、TSOP-48、SO-44 三种封装形式。 nAm29LV160D仅需电压即可完成在系统的编程与擦除操作，通过 对其内部的命令存放器写入标准的命令序列，可对Flash进行编程 烧写、整片擦除、按扇区擦除，以及其他操作。以16位字 模式数据宽度的方式工作。更多的内容请登录，查找资料 “

34、Am29LV160D 16 Megabit (2 M8-Bit/1 M16-Bit) CMOS 3.0 Volt-only Boot Sector Flash Memory。 nAm29LV160D的逻辑框图如下图，引脚端功能如表所示。 引脚类型功能 A19A0输入地址输入。提供存储器地址 DQ14 DQ0 输入/输出数据输入/输出 DQ15/A-1输入/输出在字模式，DQ15为数据输入/输出；在 字节模式，A-1为 LSB地址输入 BYTE#输入选择8bit 或者16bit 模式 CE#输入片选。当CE# 为低电平时，芯片有效 OE#输入输出使能。当OE# 为低电平时，输出 有效 WE#输入

35、写使能，低电平有效，控制写操作 RESET#输入硬件复位引脚端，低电平有效 RY/BY#输出就绪/忙标志信号输出，SO-44封装无 此引脚端 VCC电源3 V电源电压输入 VSS地器件地 NC未连接。空脚 图4.3.1 Am29LV160D的逻辑框图 表4.3.1 Am29LV160D引脚端功能 n4.3.2 S3C2410A与NOR Flash存储器的接口电路 nS3C2410A与Am29LV160D的接口电路如下图。Flash存储器在系统中通常 用于存放程序代码，系统上电或复位后从此获取指令并开始执行，因此， 应将存有程序代码的Flash存储器配置到Bank0，即将S3C2410A的nGC

36、S0 接至Am29LV160D的CEnCE端。Am29LV160D的OEnOE端 接S3C2410X的nOE；WEnXE端S3C2410X的nWE相连；地址总线 A19A0与S3C2410X的地址总线ADDR20ADDR1A20A1相连； 16位数据总线DQ15DQ0与S3C2410X的低16位数据总线DATA15 DATA0D15D0相连。 n注意：此时应将BWSCON中的DW0设置为01，即选择16位总线方式。 n如果需要更大的NOR Flash存储容量，可以采用容量更大的NOR Flash存 储器芯片，如28F128J3A、28F640J3A等。更多的内容请登录，查找资料 “3 Volt

37、 Intel Strata Flash Memory 28F128J3A, 28F640J3A, 28F320J3A (x8/x16)。 图4.3.2 S3C2410A与Am29LV160D的接口电路 nS3C2410A与28F128J3A的接口电路如下图。S3C2410X的nGCS0 接至28F128J3A的CE0nCE端。28F128J3A的OEnOE 端接S3C2410X的nOE；WEnWE端S3C2410X的nWE相连； 地址总线A24A1与S3C2410X的地址总线ADDR24ADDR1 A24A1相连，A0直接接地；16位数据总线DQ15DQ0与 S3C2410X的低16位数据总线

38、DATA15DATA0D15D0相连。 图4.3.3 S3C2410A与28F128J3A的接口电路 4.4 NAND Flash接口电路接口电路 n4.4.1 S3C2410A NAND Flash控制器 n1S3C2410A NAND Flash控制器特性 nS3C2410A可以在一个外部NAND Flash存储器上执行启动代码， 用来实现这一想法。为了支持NAND Flash的启动装载boot loader，S3C2410A配置了一个叫做“Steppingstone的内部 SRAM缓冲器。当系统启动时，NAND Flash存储器的前4KB将被自 动加载到Steppingstone中，然后

39、系统自动执行这些载入的启动代 码。 n在一般情况下，启动代码将复制NAND Flash的内容到SDRAM中。 使用S3C2410A内部硬件ECC功能可以对NAND Flash的数据的有效 性进行检查。在复制完成后，将在SDRAM中执行主程序。 nNAND Flash控制器具有以下特性。 nNAND Flash模式：支持读擦除编程NAND Flash存储器。 自动启动模式：复位后，启动代码被传送到Steppingstone中。 传送完毕后，启动代码在Steppingstone中执行。 具有硬件ECC产生模块硬件生成校验码和通过软件校验。 在NAND Flash启动后，Steppingstone

40、4KB内部SRAM缓冲器可以 作为其他用途使用。 NAND Flash控制器不能通过DMA访问，可以使用LDM/ STM指令 来代替DMA操作。 2S3C2410A NAND Flash控制器结构 NAND Flash控制器的内部结构方框图如下图。NAND Flash的工作模 式如下图。 图4.4.1 NAND Flash控制器内部结构方框图 图4.4.2 NAND Flash的操作模式 n自动启动模式的时序如下： n1完成复位； n2当自动启动模式使能时，首先将NAND Flash存储器的前4 KB内容自动复制到Steppingstone 4 KB内部缓冲器中； n3Steppingston

41、e映射到nGCSO； n4CPU开始执行在Steppingstone 4 KB内部缓冲器中的启动代 码。 n注意：在自动启动模式，不进行ECC检测。因此，应确保NAND Flash的前4 KB不能有位错误。 nNAND Flash模式配置： n1利用NFCONF存放器设置NAND Flash配置； n2写NAND Flash命令到NFCMD存放器； n3写NAND Flash地址到NFADDR存放器； n4在检查NAND Flash状态时，利用NFSTAT存放器读写数据。 在读操作之前或者编程操作之后应该检查R/nB信号。 nNAND Flash存储器的时序如下图。 图4.4.3 NAND F

42、lash存储器的时序TACLS0，TWRPH01，TWRPH10 nNAND Flash控制器的引脚配置如表所列。 表4.4.1 NAND Flash控制器的引脚配置 引脚配置 D7:0数据/命令/地址输入/输出端口（用数据总线分派） CLE命令锁存使能（输出） ALE地址锁存使能（输出） nFCENAND Flash芯片使能（输出） nFRENAND Flash读使能（输出） nFWENAND Flash写使能（输出） R/nBNAND Flash准备就绪/忙使能（输出） nBOOT启动和NAND Flash配置如下： n1OM1: 0=00b：使能NAND Flash控制器为自动启动模式；

43、 n2NAND Flash存储器的页面大小应该为512字节； n3NCON：NAND Flash存储器寻址步选择。0为3步寻址；1为 4步寻址。 n512字节ECC奇偶校验码分配表如表所示。 表4.4.2 512字节ECC奇偶校验码分配表 n在写读操作期间，S3C2410A自动生成512字节的ECC奇偶校验 码。每个512字节数据的ECC奇偶校验码由3字节组成。 n24位ECC奇偶校验码=18位行奇偶6位列奇偶 nECC生成模块执行以下操作： n1当MCU写数据到NAND时，ECC生成模块产生ECC代码。 n2当MCU从NAND读数据时，ECC生成模块产生ECC代码，同 时用户程序将它与先前写

44、入的ECC代码进行比较。 n4.4.2 S3C2410A与NAND Flash存储器的接口电路 n与NOR Flash存储器相比，NAND Flash的接口相比照较复杂。一 些嵌入式处理器芯片内部配置了专门的NAND Flash控制器，如 S3C2410A。 nS3C2410A与NAND Flash存储器K9F1208UDM-YCB0接口电路如下 图。K9F1208UDM-YCB0的存储容量为64M字节，数据总线宽度为 8位，工作电压为3.6V,采用TSOP-48封装。仅需单电压即可完 成在系统的编程与擦除操作，引脚端功能如表所示。更多的内容 请登录，查找资料“K9F1208U0M-YCB0，

45、K9F1208U0M-YIB0 64M8 Bit NAND Flash Memory。 表4.4.3 K9F1208UDM的引脚功能 引脚类型功能 I/O7 I/O0输入/输出数据输入输出、控制命令和地址的输入 CLE输入命令锁存信号 ALE输入地址锁存信号 /CE输入芯片使能信号 /RE输入读有效信号 /WE输入写有效信号 /WP输入写保护信号 R/nB输出就绪/忙标志信号输出 Vcc电源电源电压2.7V3.3V Vss接地器件地 nK9F1208UDM的I/O口既可接收和发送数据，也可接收地址信息和 控制命令。在CLE有效时，锁存在I/O口上的是控制命令字；在 ALE有效时，锁存在I/O口

46、上的是地址；/RE或/WE有效时，锁存的 是数据。这种一口多用的方式可以大大减少总线的数目，只是控 制方式略微有些复杂。利用S3C2410X处理器的NAND Flash控制 器可以解决这个问题。 n在图中，K9F1208UDM的ALE和CLE端分别与S3C2410A的ALE和 CLE端连接，8位的I/O7I/O0与S3C2410A低8位数据总线 DATA7DATA0相连，/WE、/RE和/CE分别与S3C2410A的nFWE、 nFRE和nFCE相连，R/B与RnB相连，为增加稳定性R/nB端口连接 了一个上拉电阻。同时，S3C2410A的NCON配置端口必须连接一 个上拉电阻， 图4.4.4

47、 S3C2410A与K9F1208UDM-YCB0接口电路 注意：原理图中LDATA修改为DATA，U4删除，VDD33V修改为 VDD33，U-K9F1208UDM-YC80修改为K9F1208UDM-YCB0 4.5 SDRAM接口电路接口电路 nSDRAM可读可写，不具有掉电保持数据的特性，但其存取速度 大大高于Flash存储器。在嵌入式系统中，SDRAM主要用做程序的 运行空间、数据及堆栈区。当系统启动时，CPU首先从复位地址 0 x0处读取启动代码，在完成系统的初始化后，程序代码一般应 调入SDRAM中运行，以提高系统的运行速度。同时，系统及用户 堆栈、运行数据也都放在SDRAM中。

48、 nSDRAM在各种嵌入式系统中应用时，为防止数据丧失，必须定时 刷新。因此要求微处理器具有刷新控制逻辑，或在系统中另外参 加刷新控制逻辑电路。S3C2410X及其他一些ARM芯片在片内具有 独立的SDRAM刷新控制逻辑，可方便地与SDRAM接口。但某些 ARM芯片那么没有SDRAM刷新控制逻辑，不能直接与SDRAM接口， 在进行系统设计时应注意这一点。 n目前常用的SDRAM为8位/16位的数据宽度，工作电压一般为。主 要的生产厂商为HYUNDAI，Winbond等，同类型器件一般具有相 同的电气特性和封装形式，可以通用。 nS3C2410X与SDRAM存储器HY57V561620接口电路如

49、下图。 nHY57V561620存储容量为4组64M位，工作电压为，常见封装 为TSOP-54，兼容LVTTL接口，支持自动刷新Auto-Refresh和 自刷新Self-Refresh，16位数据宽度。HY57V561620引脚功 能如表所示。更多的内容请登录，查找资料“HY57V561620(L)T 4Banks x 4M x 16Bit Synchronous DRAM。 表4.4.4 HY57V561620引脚功能 引脚类型功能 CLK输入时钟，芯片时钟输入。所有的输入中CLK的上升沿有效 CKE输入时钟使能，片内时钟信号控制 /CS输入片选。禁止或使能除CLK、 CKE和DQM外的所

50、有输入信号 BAO，BA1输入组地址选择。用于片内4个组的选择 A12A0输入地址总线。行地址：A12A0；列地址：A8A0 /RAS输入行地址锁存。时钟沿和/RAS有效时，锁存行地址，允许行的访问和 改写 /CAS输入列地址锁存。时钟沿和/CAS有效时，锁存列地址，允许列的访问 /WE输入写使能。使能写信号和允许列改写，WE和/CAS有效时开始锁存 数据 LDQM，UDQM输入数据I/O屏蔽。在读模式下控制输出缓冲；在写模式下屏蔽输入数据 DQ15DQ0输入/输出数据总线。数据输入/输出 VDD/VSS电源地内部电路及输入缓冲器电源地 VDDQ/VSSQ电源地输出缓冲器电源地 NC空脚。未连

51、接 引脚端19 nGCS0修改为nGCS6 图4.4.5 S3C2410X与SDRAM存储器HY57V561620的接口电路 n根据系统需求，可构建16位或32位的SDRAM存储器系统，但为充 分发挥32位CPU的数据处理能力，本设计采用32位的SDRAM存储 器系统。HY57V561620为16位数据宽度，单片容量为32MB，系 统选用两片HY57V561620并联构建32位的SDRAM存储器系统，共 64MB的SDRAM空间，可满足嵌入式操作系统及各种相对较复杂 的算法的运行要求。与Flash存储器相比，SDRAM的控制信号较多， 其连接电路也要相对复杂一些。 n两片HY57V561620

52、并联构建32位的SDRAM存储器系统，其中一片 为高16位，另一片为低16位，可将两片HY57V561620作为一个整 体配置到Bank6即将S3C2410X的nGCS6接至两片HY57V561620的 /CS端。 n高位HY57V561620的CLK端连接到S3C2410X的SCLK1端，低位 HY57V561620的CLK端连接到S3C2410X的SCLK0端； n两片HY57V561620的CKE端连接到S3C2410X的SCKE端； n两片HY57V561620的/RAS、/CAS. /WE端分别连接到S3C2410X的 nSDRAS端、nSDCAS端、nDWE端； n两片HY57V5

53、61620的A12A0连接到S3C2410X的地址总线 ADDR14ADDR2A14A2； n两片HY57V561620的BA1、BA0连接到S3C2410X的地址总线 ADDR25A25、ADDR24A24； n高16位片的DQ15DQ0连接到S3C2410X的数据总线的高16位 DATA8DATA16D8D16，低16位片的DQ15DQ0连接到 S3C2410X的数据总线的低16位DATA15DATA0D15D0； n高16位片的UDQM、LDQM分别连接到S3C2410X的nWEB3、 nWEB2，低16位片的UDQM、LDQM分别连接到S3C2410X的 nWEB1、nWEB0。 n注

54、意：此时应将BWSCON中的DW6设置为10，即选择32位总线方 式。 4.6 CF卡接口电路卡接口电路 n4.6.1 PCMCIA接口标准 n1990年9月，PCMCIAPersonal Computer Memory Card International Association，PC机内存卡国际联合会推出了标准， 该标准是针对各类存储卡或虚拟盘设计的，其目的是为了建立一 个物理尺寸较小、低功耗的、灵活的存储卡标准，采用16位体系 结构， JEIDAJanpanese Electronics Industry Development Association68引脚的接口。1991年，PCMC

55、IA推出了标准，添 加了对I/O设备的标准，以方便用户扩展I/O设备，但接口仍采用 与标准兼容的68引脚的接口；同时，PCMCIA对其驱动程序的架 构也作了标准，以便于软件开发人员开发的驱动程序可以相互兼 容。随着多媒体和高速网络的开展，PCMCIA又开发了32位的 CardBUS。现在，基于PCMCIA的设备已经在笔记本电脑、数码相 机、机顶盒、车载设备、手持设备、PDA等方面被广泛的采用。 越来越多的产品都需要接口具有可扩展模块化的功能，因此 PCMCIA也将自己的目标定位为 “开展模块化外设的标准，并将 他们推广到全世界。 nPCMCIA物理上定义了68个引脚，卡片有16位和32位之分。

56、16位 的PCMCIA卡通常叫PCCard，其时序和ISA总线类似，速度较慢。 采用32位PCMCIA标准的称做CardBus卡，其运行频率到达33MHz， 可以满足一般局域网及宽带应用的要求。CardBus接口的信号传 输协议起源于PCI局部总线信号传输协议，支持以任何组合形式实 现多个总线功能。总线主控功能可为处理器分担任务，有利于在 多任务环境中改善系统的吞吐量。CardBus卡可以在移动环境下 应用。PCMCIA接口和系统总线接口通常需要一个HBAHost Bus Adepter运行转换，这个HBA可以是一个芯片，也可以是一些逻 辑。PCMCIA卡可以支持5V和的供电电压，PCMCIA

57、标准中采用电 压敏感VSVoltage Sense信号识别插入的PCMCIA卡的工作电 压。 nPCMCIA卡可以分为I型TYPEI、II型TYPEII、III型 TYPEIII、扩展TYPEI和扩展TYPEII 5种，其中I型III型 PCMCIA卡的外形尺寸为，卡的厚度分别为、和。而扩展TYPEI和 扩展TYPEII的PCMCIA卡可以兼容某些尺寸较大的接口，如RJ45 接口等。 nPCMCIA标准里一共定义了6类PCMCIA内存卡，分别是内存卡、 I/O卡内存或I/O、硬盘ATAAT Attachment for IDE drivers 接口、DMADirect Memory Acces

58、s接口、AIM SAuto- Indexing Mass Storage和32位PC卡接口CardBus。 n4.6.2 S3C2410A的CF卡接口电路 nCF卡接口采用50个引脚，II型卡并完全符合PCMCIA电气和机械接 口规格PCMCIA卡为68个引脚，同时支持和5V的电压。在50 个引脚中，其中有16根数据线、11根地址线在TureIDE模式下 仅用3根地址线、2根存放器组选择信号线CS0和CS1、数据 的读写线IORD和IOWR、1根中断信号请求线INTRQ和1 根复位线RESET。CF卡可以工作在16位或者8位数据总线方 式。假设选择8位工作方式，CS1固定接于高电平，CS0低电

59、平有 效。INTRQ用于判断CF卡是否处于读写忙状态。 n与S3C2410A连接的CF卡接口电路如下图。 图4.6.1 CF卡接口电路 n4.6.3 CF卡的读写操作 nCF卡可以配置工作在存储模式和I/O模式。CF卡使用标准ATA命令 实现存储块的读写操作。每个存储块包含512字节，在访问CF 卡之前，必须进行初始化操作。初始化过程包括GPIO配置、卡检 测和复位。 n1存储模式访问 n读取卡信息结构。卡信息结构包含CF卡的相关信息。 n写存储块。CF卡存储器一般采用Nand Flash，需要使用ATA命 令来完成读写操作。CF卡采用块方式进行读写操作，每块的 大小为512字节，写数据的操作

60、步骤如下： na写块数到扇区计数器存放器； nb写LBA地址； nc发送0 x30命令来启动传输。 n当CF卡接收到该命令后，将会使能DRQ信号并去除BSY信号，等 待主机写入数据，规定的数据写完后DRQ会被去除。 n读存储块。与写存储块大致相同，只是命令不一样，下面是一 个典型的操作序列： na写块数到扇区计数器存放器； nb写LBA地址； nc发送0 x20命令来启动传输。 n当CF卡接收到该命令后，将会使能DRQ信号并去除BSY信号，等 待主机读出数据，当规定的数据写完后DRQ将会被去除。 n2I/O模式访问 n配置CF卡工作在I/O模式。可以通过CF卡的配置存放器将其配 置为I/O模式