输入输出接口和总线PPT学习教案_第1页
输入输出接口和总线PPT学习教案_第2页
输入输出接口和总线PPT学习教案_第3页
输入输出接口和总线PPT学习教案_第4页
输入输出接口和总线PPT学习教案_第5页
已阅读5页,还剩38页未读, 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、会计学1 输入输出接口和总线输入输出接口和总线 第1页/共43页 第2页/共43页 第3页/共43页 0 地址空间(共1MB) 内存地址 (960KB) I/O地址 (64KB) FFFFFH EFFFFH F0000H 第4页/共43页 00000H 内存地址空间 内存空间 (1MB) I/O空间 (64KB) FFFFH FFFFFH I/O地址空间 0000H 第5页/共43页 8 0 8 6 总 线 A19-A0 A9-A0 M E M R 、 MEMW IOR、IOW 、AEN 存储器访问 I/O访问 第6页/共43页 IO/M=1 IO/M 第7页/共43页 IOR IOW IOW

2、IOR 第8页/共43页 第9页/共43页 数据 线 控制线 状态线 DB CB AB 数据输入寄存器 (or 三态门) 数据输出寄存器 (锁存器) 状态寄存器 (or 三态门) 命令寄存器 译码 电路 控制 逻辑 接 外 设 接 主 机 第10页/共43页 第11页/共43页 第12页/共43页 A0A15 IOR# 译码输出 D0D7 开关状态 地址有效 第13页/共43页 接口电路图如下: 83FCH 83FFH 译码器 第14页/共43页 译 码 器 =1 =1 . . . . . . . . . +5V R D0 D7 CP Q0 Q7 . . . D0D7 A0A15 IOW# 7

3、4LS373 R GND /OE 第15页/共43页 第16页/共43页 符号 形状 7段码 .gfedcba 符号形状 7段码 .gfedcba 0 00111111801111111 1 00000110901100111 2 01011011A01110111 3 01001111B01111100 4 01100110C00111001 5 01101101D01011110 6 01111101E01111001 7 00000111F01110001 第17页/共43页 O1 I1 O2 I2 O3 I3 O4 I4 #E1 K0K3 +5V G G2A G2B C B A 1 7

4、4LS244 D0 Q0 | Q1 D7 Q2 Q3 Q4 CP Q5 Q6 Q7 a b c d e f g DP 7406 8个 反相器 74LS273Rx8 1 74LS138 D0D7 IOW# IOR# Y0 Y1 F0H = 0000 0000 1111 0000 F1H = 0000 0000 1111 0001 & 1 A7A4 A15A8 A3 A2 A1 A0 D0 D1 D2 D3 译码电路 第18页/共43页 第19页/共43页 第20页/共43页 n缺点:只适用于简单外设,适 应范围较窄 第21页/共43页 第22页/共43页 超时? READY? 与外设进 行数据交

5、换 超时错 读入并测试外设状态 Y N Y N 传送完 ? 防止死循环 复位计时器 N Y 第23页/共43页 例:用查询方式进行输出 外设状态端口地址为3FBH,D5位(bit5)为状态标志 (=1忙,=0准备好) 外设数据端口地址为3F8H,写入数据会使状态标志 置1 ;外设把数据读走后又把它置0。 试画出其电路图。(电路图见下页) 第24页/共43页 D5 D7- D0 A9 | A3 1 & A15 | A10 1 IOW D7-D0 3F8H 外 设 D7 D6 D5 D4 D3 D2 D1 D0 BUSY CP Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 状态端口 G G2A

6、G2B C B A A2 A1 A0 74LS138 Y0 1 IOR Y3 OE 74LS374 CP Q Q D S STROBE 3FBH 程序段 ? 第25页/共43页 第26页/共43页 第27页/共43页 第28页/共43页 系统总线 CPUDMAC 存储器 外设接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DRQ DACK AEN IOW IOR MEMW MEMR 外设发出DMA请求 DMAC向CPU申请总线 CPU完成当前总线周期后响应,并释放总线控制权 DMAC得到总线控制权,并发出DMA响应信号 由DMAC发出各种控制信号,控制外设与存储器之 间的数据传送 数据传送完后,DMAC撤销HOLD信号 CPU释放HLDA信号,并重新控制总线 第29页/共43页 第30页/共43页 第31页/共43页 第32页/共43页 第33页/共43页 第34页/共43页 第35页/共43页 CPU M M I/O I/O I/O 缺点:高速的存储器与低速的I/O接口竞争总线,影响 了存储器的读写速度 第36页/共43页 CPU M I/O I/O I/O 缺点:存储器与I/O设备的数据传输必须通过CP

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论