项目9项目10 组合和时序逻辑电路

1、【知识目标】【知识目标】1.了解组合逻辑电路的概念。了解组合逻辑电路的概念。2.了解编码器、译码器的用途，了解典型集成编了解编码器、译码器的用途，了解典型集成编码器和译码器的引脚功能。码器和译码器的引脚功能。3.了解组合逻辑电路的分析方法和设计方法。了解组合逻辑电路的分析方法和设计方法。4.了解七段了解七段LED数码显示器件的用途和结构。数码显示器件的用途和结构。【技能目标】【技能目标】1.会搭接数码显示电路，认识编码器、译码器和会搭接数码显示电路，认识编码器、译码器和七段七段LED数码管。数码管。2.实际设计制作一个组合逻辑电路。实际设计制作一个组合逻辑电路。返回主目录项目项目9 集成组合逻

2、辑电路及其应用集成组合逻辑电路及其应用任务任务9.1 制作四裁判表决电路制作四裁判表决电路9.1.1 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法分析逻辑电路的目的，就是找出给定的逻辑电路的输入、分析逻辑电路的目的，就是找出给定的逻辑电路的输入、输出变量之间的逻辑关系，写出逻辑表达式，分析电路所具输出变量之间的逻辑关系，写出逻辑表达式，分析电路所具有的逻辑功能。有的逻辑功能。1.组合逻辑电路的分析方法组合逻辑电路的分析方法（1） 根据已知的逻辑图写出逻辑表达式。一般从输入端根据已知的逻辑图写出逻辑表达式。一般从输入端开始，逐级写出各个逻辑门所对应的逻辑表达式，最后写出开始，逐级写出

3、各个逻辑门所对应的逻辑表达式，最后写出该电路的逻辑表达式。该电路的逻辑表达式。 （2）对写出的逻辑表达式进行化简。一般用公式法或卡）对写出的逻辑表达式进行化简。一般用公式法或卡诺图法进行化简。诺图法进行化简。（3） 列出真值表，根据真值表就可以分析出电路的逻辑列出真值表，根据真值表就可以分析出电路的逻辑功能。功能。【例【例9.1】 试分析如图试分析如图9.1所示电路的逻辑功能。所示电路的逻辑功能。 例例9.1电路图电路图2. 组合逻辑电路的设计方法组合逻辑电路的设计方法 组合逻辑电路的设计就是根据实际工程对逻辑功能的组合逻辑电路的设计就是根据实际工程对逻辑功能的要求设计出逻辑电路，要在满足逻辑

4、功能的基础上，要求设计出逻辑电路，要在满足逻辑功能的基础上，使设计出的电路达到最简，最后画出逻辑电路图。使设计出的电路达到最简，最后画出逻辑电路图。 设计一个组合逻辑电路，可以按照下列步骤进行：设计一个组合逻辑电路，可以按照下列步骤进行： （1）认真分析实际问题对电路逻辑功能的要求，确定）认真分析实际问题对电路逻辑功能的要求，确定变量，进行逻辑赋值。变量，进行逻辑赋值。 （2）根据分析得到的逻辑功能列出真值表。需要指出，）根据分析得到的逻辑功能列出真值表。需要指出，各变量状态的赋值不同，得到的真值表将不同。各变量状态的赋值不同，得到的真值表将不同。 （3）根据真值表写出相应的逻辑函数表达式，并

5、用公）根据真值表写出相应的逻辑函数表达式，并用公式法或卡诺图法进行化简，最后转换成命题所要求的式法或卡诺图法进行化简，最后转换成命题所要求的逻辑函数表达形式。逻辑函数表达形式。 （4）根据最简逻辑函数表达式，画出相应的逻辑电路）根据最简逻辑函数表达式，画出相应的逻辑电路图。图。 【例【例9.2】 试用与非门设计一个三人表决电路。试用与非门设计一个三人表决电路。当表决提案时，多数人同意，提案才能通过。当表决提案时，多数人同意，提案才能通过。 解：解：(1) 分析设计要求，确定变量。分析设计要求，确定变量。 将三个人的表决作为输入变量，分别用将三个人的表决作为输入变量，分别用A、B、C来表示，规定

6、变量取来表示，规定变量取“1”表示同意，变量取表示同意，变量取“0”表示不同意。将表决结果作为输出变量，表示不同意。将表决结果作为输出变量，用用Y来表示，规定来表示，规定Y取取“1”表示提案通过，表示提案通过，Y取取“0”表示提案不通过。表示提案不通过。 (2) 根据上述逻辑功能列出真值表。根据上述逻辑功能列出真值表。 (3) 根据真值表，写出与或表达式，并转换为与根据真值表，写出与或表达式，并转换为与 非表达式。非表达式。 (4) 画出逻辑电路。画出逻辑电路。 三人表决电路的逻辑电路图三人表决电路的逻辑电路图【例【例9.3】 试用与非门设计一个一位十进制数判试用与非门设计一个一位十进制数判别

7、器，当输入的别器，当输入的8421BCD码表示的十进制数码表示的十进制数X4时，输出时，输出Y=1；反之，；反之，Y=0。 解；解；(1) 分析设计要求，确定变量。分析设计要求，确定变量。 将将8421BCD码的四位数作为输入变量，用码的四位数作为输入变量，用A、B、C、D表示，将电路的判别结果作为输出变量，用表示，将电路的判别结果作为输出变量，用Y来表示。来表示。 规定当规定当8421BCD码所代表的十进制数码所代表的十进制数4时，时，Y=1；反；反之，之，Y=0。 并且要考虑到输入变量有如下约束条件：并且要考虑到输入变量有如下约束条件： d(10，11，12，13，14，15)=0 可以利

8、用这些约束条件简化电路。可以利用这些约束条件简化电路。 (2) 列出真值表。列出真值表。 (3) 根据真值表，写出最简的与或表达式，并根据真值表，写出最简的与或表达式，并转换为与非表达式。转换为与非表达式。BABAY（4）画出逻辑电路图。）画出逻辑电路图。 一位十进制数判别器的逻辑电路图一位十进制数判别器的逻辑电路图9.1.2 集成组合逻辑电路集成组合逻辑电路 随着电子技术的发展，集成逻辑电路已经取代随着电子技术的发展，集成逻辑电路已经取代了分立件逻辑电路。了分立件逻辑电路。 集成组合逻辑电路种类繁多，一些特殊的逻辑集成组合逻辑电路种类繁多，一些特殊的逻辑电路，也可以通过这些集成组合逻辑电路的

9、扩电路，也可以通过这些集成组合逻辑电路的扩展和组合来加以实现，根本不需要自己单独设展和组合来加以实现，根本不需要自己单独设计。计。 一、编码器一、编码器 能够实现编码操作过能够实现编码操作过程的器件被称为编码器。程的器件被称为编码器。 1、二进制编码器、二进制编码器 三位二进制编码器三位二进制编码器 135702367146572IIIIYIIIIYIIIIY三位二进制编码器的真值表三位二进制编码器的真值表 输输 入入输输 出出I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1 I I0 0Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00

10、00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 11 11 11 10 00 01 11 10 00 01 11 10 01 10 01 10 01 10 01 1 2、优先编码器、优先编码器 74LS148优先编码器优先编码器 优先编码器允许电路同时输入多个信号，而电

11、路只对其中优先级别最高的信号进行编码。 3、BCD编码器编码器 集成集成8421BCD码编码器码编码器74LS147 BCD编码器是对输入的十进制数09进行二进制编码。 输 入输出10111111111011111111011111110111111011111011110111011010011111111110000111111001100110101010100Y1Y2Y3Y8I7I6I5I9I4I3I2I1I74LS147的真值表的真值表 二、译码器二、译码器 译码是编码的逆过程。译码器可分为二进制译码器、译码是编码的逆过程。译码器可分为二进制译码器、BCD码译码器和数码显示译码器三种

12、。码译码器和数码显示译码器三种。 1、二进制译码器、二进制译码器 01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY集成集成3线线-8线译码器线译码器74LS138 输输 入入输输 出出SAA2A1A001111111110000000000001111001100110101010111111111101111111101111111101111111101111111101111111101111111101111111101111111BCSS5Y2Y3Y4Y1Y0Y6Y7Y74LS138的真值表的真值表 2、

13、BCD码译码器码译码器 译码器译码器74LS42 BCD码译码器是能将BCD代码转换成一位十进制数的电路，常见的有8421BCD码译 码器、余3码译码器等。 3、数码显示译码器、数码显示译码器 七段七段LED显示器显示的数字显示器显示的数字 数字显示器件常用的有荧光数字显示器件常用的有荧光 显示器、辉光显示器、显示器、辉光显示器、 LED（半导体发光二极管）显示器。（半导体发光二极管）显示器。 LED显示器是一种七段显示器，它由七个发光二极显示器是一种七段显示器，它由七个发光二极管封装而成。管封装而成。 LED显示器有两种接法，即共阴极接法和共阳极接法。显示器有两种接法，即共阴极接法和共阳极接

14、法。 七段发光二极管的两种形式七段发光二极管的两种形式 集成译码器集成译码器74LS48能将输入的能将输入的8421BCD码译成七段码译成七段LED显示器所需要的七位输入代码。显示器所需要的七位输入代码。 集成显示译码器集成显示译码器 三、数据选择器三、数据选择器 数据选择器又称多路选择器，它能从多个输入数数据选择器又称多路选择器，它能从多个输入数据中选择一个数据输出，数据选择器有四选一、八选据中选择一个数据输出，数据选择器有四选一、八选一、十六选一等多种类型。一、十六选一等多种类型。 集成集成8选选1数据选择器数据选择器输输 入入输输 出出A2A1A0Y1010000D00001D10010

15、D20011D30100D40101D50110D60111D7Y7D0DST6D1D5D4D3D2D74LS151的真值表的真值表 数据选择器的主要应用是进行数据传输和实现任数据选择器的主要应用是进行数据传输和实现任意的逻辑函数。意的逻辑函数。 1、数据传输、数据传输 从多路输入信号中选择一个输出，是数据选择器从多路输入信号中选择一个输出，是数据选择器的基本用途。此外，它还可以将多路数据的并行输入的基本用途。此外，它还可以将多路数据的并行输入转换成串行输出。转换成串行输出。 2、实现任意逻辑函数、实现任意逻辑函数 用数据选择器则可以实现逻辑函数的任意改变，用数据选择器则可以实现逻辑函数的任意

16、改变，只要将数据输入端的信号变化一下即可。对于只要将数据输入端的信号变化一下即可。对于n变量变量 的逻辑函数，可以选用的逻辑函数，可以选用2n 选一的数据选择器来实现。选一的数据选择器来实现。 例如：例如： 用数据选择器产生序列用数据选择器产生序列 01101001。 解解: 使用一片八选一数据选择使用一片八选一数据选择器，使器，使D0=D3=D5=D6=1，D1=D2=D4=D7= 0，在地址，在地址控制端上将控制端上将A2A0由由 000顺顺序变换到序变换到 111，则在输出端，则在输出端就能得到序列就能得到序列 01101001。 四、数据分配器四、数据分配器 数据分配器是将数据分配器是

17、将一路输入数据按需要一路输入数据按需要分配到指定输出通道分配到指定输出通道上的电路。上的电路。 用用3线线-8线译码器线译码器74LS138构成的构成的8路数据分配器路数据分配器 五、数值比较器五、数值比较器 1、一位数值比较器、一位数值比较器 输输 入入输输 出出ABYABYABIABYAB3A3B2A2B1A1B0A0B0A0=B0A0=B0A0=B010001000110101010100010101010100000000000174LS85的真值表的真值表 六、加法器六、加法器 加法运算的核心部件是半加器和全加器。加法运算的核心部件是半加器和全加器。1、半加器、半加器逻辑表达式：逻辑

18、表达式： S= B+A =A B C=AB 输 入输 出ABS001101010110半加器的真值表半加器的真值表 AB半加器半加器 2、全加器、全加器 输输 入入输输 出出AiBiCi-1SiCi00001111001100110101010101101001000101111iiiiCBAS全加器的真值表全加器的真值表 逻辑表达式：逻辑表达式：全加器全加器 )(1iiiiiiBACBAC将多个一位全加器组合起来，可以实现多位二进制数的相加将多个一位全加器组合起来，可以实现多位二进制数的相加。 四位二进制加法器四位二进制加法器 集成四位全加器集成四位全加器74LS283 七、集成存储器七、集

19、成存储器 1、半导体存储器的概念、半导体存储器的概念 存储元和存储单元存储元和存储单元 存储单元地址存储单元地址 存储容量和存储时间存储容量和存储时间 2、只读存储器、只读存储器ROM 3、可编程只读存储器、可编程只读存储器PROM 4、可擦除可编程的只读存储器、可擦除可编程的只读存储器EPROM 5、可编程逻辑阵列、可编程逻辑阵列PLA 只读存储器只读存储器ROM的结构的结构 项目项目10 集成触发器与时序逻辑电路集成触发器与时序逻辑电路 【知识目标】【知识目标】 1.了解触发器和时序逻辑电路的概念。了解触发器和时序逻辑电路的概念。 2.了解常用集成触发器的型号和应用。了解常用集成触发器的型

20、号和应用。 3.了解常用时序逻辑电路的型号和应用。 4. 了解集成集成时基电路了解集成集成时基电路555的功能和应用的功能和应用 【技能目标】【技能目标】 1.能根据任务要求选择合适的触发器。 2.能用十进制计数器和门电路实现任意进制计数器。能用十进制计数器和门电路实现任意进制计数器。 3. 能用集成集成时基电路能用集成集成时基电路555组成实际功能电路。组成实际功能电路。 4.制作一台智能八路抢答器。制作一台智能八路抢答器。任务任务10.1 制作智能八路抢答器制作智能八路抢答器10.1.1 具有记忆功能的电路具有记忆功能的电路触发器触发器输入输入原态原态次态次态功能功能说明说明QnQn+10

21、 00 001不定不定态态不允不允许许0 10 10100置置01 01 00111置置11 11 10101保持保持SR与非门构成的基本与非门构成的基本RS触发器的特性表触发器的特性表 特性方程：特性方程： 1.与非门构成的基本与非门构成的基本RS触发器触发器 11SRQRSQnn 2、用或非门构成的基本、用或非门构成的基本RS触发器触发器 输入输入原态原态次态次态功能功能说明说明R SQnQn+10 00 00101保持保持0 10 10111置置11 01 00100置置01 11 101不定不定不允不允许许或非门构成的基本或非门构成的基本RS触发器触发器 用或非门构成的基本用或非门构成

22、的基本 RS触发器的特性表触发器的特性表 特性方程：特性方程： 01RSQRSQnn【重要结论】【重要结论】 基本基本RS触发器具有保持、直接置位、直接复位触发器具有保持、直接置位、直接复位的功能。但存在着的功能。但存在着“不定态不定态”和输出状态时刻和输出状态时刻直接受输入信号控制的缺点。直接受输入信号控制的缺点。 3、同步、同步RS触发器触发器 时钟时钟输入输入原态原态新态新态功能功能说明说明CPR SQnQn+1000101保持保持110 00 00101保持保持110 10 10111置置1111 01 00100置置0111 11 101不定不定不允许不允许同步同步 RS触发器的特性

23、表触发器的特性表 特性方程：特性方程： 01RSQSSQnn同步同步RS触发器的逻辑符号触发器的逻辑符号 由时钟控制的触发器叫做同步触发器，同步触发器又分为由时钟控制的触发器叫做同步触发器，同步触发器又分为RS触发器、触发器、JK触发器、触发器、D触发器和触发器和T触发器等。触发器等。 4、同步、同步JK触发器触发器 Qn+1=J KQnQn+1功能功能说明说明0 00101Qn+1=Q保持保持0 10100Qn+1=0置置01 00111Qn+1= 1置置11 10110翻转功能翻转功能JK触发器特性表触发器特性表 同步同步JK触发器的逻辑符号触发器的逻辑符号 nnnQKQJQ1nQ特性方程

24、：特性方程： 5、同步、同步D触发器触发器 DQnQn+1功能功能说明说明000100置置0110111置置1D触发器特性表触发器特性表 同步同步D触发器触发器 特性方程：特性方程： Qn+1= D 6、T和和T触发器触发器 nnQQ1TQn+1功能说明功能说明0Qn保持保持1翻转翻转nQT触发器的特性表触发器的特性表 令令J=K=T 可得特性方程：可得特性方程： 令令T=1 可得可得T触发器触发器的特性方程：的特性方程： nnnQTQTQ1 把把JK触发器的两个输入端触发器的两个输入端J和和K相连，并把相连后相连，并把相连后的输入端用的输入端用T表示，就构成了表示，就构成了T触发器。触发器。

25、 集成触发器集成触发器 1、主从、主从JK触发器触发器 2、边沿触发器、边沿触发器 边沿边沿D触发器触发器 边沿边沿JK触发器触发器 维持阻塞维持阻塞D触发器的逻触发器的逻辑符号辑符号(上升沿触发上升沿触发 ) 集成双集成双 D触发器触发器74LS74的外引线排列图的外引线排列图 下降沿触发的下降沿触发的JK触触发器的逻辑符号发器的逻辑符号 补充：集成时基电路补充：集成时基电路555及其应用及其应用 集成时基电路集成时基电路555是一种应用广泛的器件，其内是一种应用广泛的器件，其内部既有运算放大器这样的模拟电子电路，又有触发部既有运算放大器这样的模拟电子电路，又有触发器这样的逻辑电路，是模拟电

26、子技术与数字电子技器这样的逻辑电路，是模拟电子技术与数字电子技术的结合体。术的结合体。 集成时基电路集成时基电路555的结构简单，使用方便灵活，的结构简单，使用方便灵活，只要外部配接少数几个阻容元件，便可组成数字电只要外部配接少数几个阻容元件，便可组成数字电路的三种最基本的电路路的三种最基本的电路:双稳态电路（施密特触发双稳态电路（施密特触发器）、单稳态电路、无稳态电路（多谐振荡器）。器）、单稳态电路、无稳态电路（多谐振荡器）。 一、集成时基电路一、集成时基电路555的内部结构及其功能的内部结构及其功能 1、电路结构、电路结构 集成集成555时基电路时基电路 2、功能分析、功能分析 清清0端端

27、( )高触发端高触发端（TH）低触发端低触发端( )输出输出(Uo) 放电管放电管VT00 导通导通11 截止截止10 导通导通1 保持保持 保持保持DRTRCCU31CCU31CCU31CCU32CCU32CCU32555时基电路功能表时基电路功能表 二、时基电路二、时基电路555的典型应用的典型应用 1、用、用555组成单稳态触发器组成单稳态触发器输出脉冲宽度：输出脉冲宽度：TW1.1 RC 555构成的单稳态触发器构成的单稳态触发器 2、用、用555构成多谐振荡器构成多谐振荡器 电路的振荡周期：电路的振荡周期：T0.7(R1+2R2)C 555构成的多谐振荡器构成的多谐振荡器 3、用、用

28、555构成施密特触发器构成施密特触发器 555构成的施密特触发器构成的施密特触发器 CCTTTUUUU31回差电压：回差电压： 三、集成时基电路三、集成时基电路555的扩展应用的扩展应用 1、单稳态触发器的应用、单稳态触发器的应用 单稳态触发器可以构成定时电路，与继电器或驱动单稳态触发器可以构成定时电路，与继电器或驱动放大电路配合，可实现自动控制、定时开关的功能。放大电路配合，可实现自动控制、定时开关的功能。 单稳态触发器还可以用于波形的整形及信号的分频。单稳态触发器还可以用于波形的整形及信号的分频。 555构成开机延时接通电源电路构成开机延时接通电源电路 555构成的定时电路构成的定时电路

29、2、多谐振荡器的应用、多谐振荡器的应用 555构成的光控开关电路构成的光控开关电路 555构成的多谐振荡器通常作为脉冲信号发生器，构成的多谐振荡器通常作为脉冲信号发生器，在时序电路中的时钟脉冲信号就可以由多谐振荡器产在时序电路中的时钟脉冲信号就可以由多谐振荡器产生。多谐振荡器还可构成定时、声响等其他电路。生。多谐振荡器还可构成定时、声响等其他电路。 10.1.2 常用集成时序逻辑电路常用集成时序逻辑电路 1、时序逻辑电路的组成、时序逻辑电路的组成 时序电路由组合逻辑电路和存储电路组成，组合逻时序电路由组合逻辑电路和存储电路组成，组合逻辑电路是由各种逻辑门电路组成，存储电路是由各种触辑电路是由各

30、种逻辑门电路组成，存储电路是由各种触发器组成。发器组成。 时序逻辑电路框图时序逻辑电路框图 2、时序逻辑电路的分类、时序逻辑电路的分类 同步时序逻辑电路：所有触发器的时钟输入端同步时序逻辑电路：所有触发器的时钟输入端CP都连在一起，使所有触发器的状态变化和时都连在一起，使所有触发器的状态变化和时钟脉冲钟脉冲CP是同步的。是同步的。 异步时序逻辑电路：时钟脉冲只触发部分触发器，异步时序逻辑电路：时钟脉冲只触发部分触发器，其余触发器则是由电路内部信号触发的。其余触发器则是由电路内部信号触发的。 3、时序逻辑电路的分析方法、时序逻辑电路的分析方法 写方程式根据给定的时序电路写出时钟方程、驱写方程式根

31、据给定的时序电路写出时钟方程、驱动方程和输出方程，也就是各个触发器的时钟信号、输入动方程和输出方程，也就是各个触发器的时钟信号、输入信号及电路输出信号的逻辑表达式。信号及电路输出信号的逻辑表达式。 求状态方程把驱动方程代入相应触发器的特性方求状态方程把驱动方程代入相应触发器的特性方程，即可求出电路的状态方程，也就是各个触发器的次态程，即可求出电路的状态方程，也就是各个触发器的次态方程。方程。 列出状态转换表把电路的输入和现态的各种取值列出状态转换表把电路的输入和现态的各种取值组合代入状态方程和输出方程进组合代入状态方程和输出方程进 行计算，求出相应的次行计算，求出相应的次态和输出，填入状态转换

32、表。态和输出，填入状态转换表。 用文字对电路的逻辑功能进行描述。用文字对电路的逻辑功能进行描述。 4.集成寄存器集成寄存器 寄存器是一种重要的数字逻辑部件，常用于接收、寄存器是一种重要的数字逻辑部件，常用于接收、暂存、传递数码和指令等信息。暂存、传递数码和指令等信息。 寄存器按它的功能可分为两大类：数码寄存器和寄存器按它的功能可分为两大类：数码寄存器和移位寄存器。移位寄存器。 （1）数码寄存器）数码寄存器 在数字系统中，用来暂时存放数码的单元电路称在数字系统中，用来暂时存放数码的单元电路称为数码寄存器，它只有接收、暂存和清为数码寄存器，它只有接收、暂存和清 除原有数码的除原有数码的功能。集成四

33、位数码寄存器功能。集成四位数码寄存器74LS175由由4个个D触发器组触发器组成。成。 四位数码寄存器四位数码寄存器 输输 入入输输 出出 CP Qn+10 0 11 1 01 0 11 0 Qn1nQnQDR74 LS175的功能表的功能表 （2）移位寄存器）移位寄存器 （一）单向移位寄存器（一）单向移位寄存器 四位右移寄存器四位右移寄存器 移位移位脉冲脉冲输入输入数据数据输输 出出Q3 Q2 Q1 Q0初始初始10 0 0 0101 0 0 0210 1 0 0311 0 1 041 1 0 1四位右移寄存器工作波形四位右移寄存器工作波形 四位右移寄存器状态表四位右移寄存器状态表 （二）集

34、成移位寄存器（二）集成移位寄存器 74LS194：是一种典型的中规模四位双向移位寄存器。：是一种典型的中规模四位双向移位寄存器。 74LS194四位双向移位寄存器四位双向移位寄存器 M1 M0CPSR SLD0D1D2D3Q0Q1Q2Q3功能说明功能说明0 0 0 0 0异步置异步置01 0 Q0Q1Q2Q3静态保持静态保持10 0 Q0Q1Q2Q3动态保持动态保持10 1DIR DIRQ0Q1Q2右移右移11 0DILQ1Q2Q3DIL左移左移11 1 D0D1D2D3D0D1D2D3并行输入并行输入DR74LS194的功能表的功能表 CC4015 ：是串入串出右移位寄存器的典型产品。：是串

35、入串出右移位寄存器的典型产品。 CPDCrQ0Q1Q2Q310 0 0 00保 持000 Q0Q1Q2101 Q0Q1Q2CC4015功能表功能表 CC4015引线排列图引线排列图 快速闪存技术与快速闪存技术与U盘盘 闪存就是闪存就是Flash RAM，是一种非易失性存储器。，是一种非易失性存储器。 闪存的主要特点闪存的主要特点: （1）可靠性极高，可以确保）可靠性极高，可以确保100万次以上的可靠写入。万次以上的可靠写入。 （2）容量大，存储密度高。）容量大，存储密度高。（3）存储速度快。）存储速度快。（4）使用方便。）使用方便。（5）抗震，防潮，在高温和低温环境下都能可靠工作。）抗震，防潮

36、，在高温和低温环境下都能可靠工作。 5. 集成计数器类型集成计数器类型 计数器可以累计输入脉冲的个数，常用于数字系计数器可以累计输入脉冲的个数，常用于数字系统的定时、延时、分频及构成节拍脉冲发生器等。统的定时、延时、分频及构成节拍脉冲发生器等。 按计数进制可分为：二进制计数器、十进制计数器、按计数进制可分为：二进制计数器、十进制计数器、任意进制计数器。任意进制计数器。 按计数的增减可分为：加法计数器、减法计数器、按计数的增减可分为：加法计数器、减法计数器、可逆计数器。可逆计数器。 按计数器中各触发器的翻转是否同步可分为：异步按计数器中各触发器的翻转是否同步可分为：异步计数器、同步计数器。计数器

37、、同步计数器。 6. 典型集成计数器产品典型集成计数器产品 集成计数器集成计数器74LS161 74LS161是四位二进制同步计数器，具有计数、保是四位二进制同步计数器，具有计数、保持、预置、清零功能持、预置、清零功能。 74LS161逻辑符号逻辑符号 输输 入入输出输出功能说明功能说明CPEPETD0D1D2D3Q0 Q1 Q2 Q300 0 0 0异步清零异步清零10D0D1D2D3D0 D1 D2 D3并行置数并行置数110Q0 Q1 Q2 Q3保持保持110Q0 Q1 Q2 Q3保持保持1111计数计数LDDR74LS161的功能表的功能表 用用74LS161构成任意进制的计数器构成任

38、意进制的计数器 预置数端复位法预置数端复位法 用预置数法构成的十进制计数器用预置数法构成的十进制计数器 异步清零复位法异步清零复位法 用异步清零复位法构成的十进制计数器用异步清零复位法构成的十进制计数器 集成计数器集成计数器74LS192 74LS192是一个同步十进制可逆计数器。是一个同步十进制可逆计数器。 输输 入入输出输出功能说明功能说明CR CPU CPD D0 D1 D2 D3Q0 Q1 Q2 Q31 0 0 0 0异步清零异步清零0 0 D0 D1 D2 D3 D0 D1 D2 D3并行置数并行置数0 1 1 加法计数加法计数0 1 1 减法计数减法计数0 1 1 1 Q0 Q1

39、Q2 Q3保持保持LD74LS192的功能表的功能表 74LS192的逻辑符号的逻辑符号 74LS192用预置数法接成的五进制减法计数器用预置数法接成的五进制减法计数器 用两个用两个74LS192构成一百进制计数器构成一百进制计数器 智能八路竞赛抢答器的制作智能八路竞赛抢答器的制作 1.制定智能八路竞赛抢答器电路的总体设计方制定智能八路竞赛抢答器电路的总体设计方案和电路案和电路 电路由抢答器按键电路、电路由抢答器按键电路、83线优先编码电路、线优先编码电路、锁存器电路、译码显示驱动电路、门控电路、锁存器电路、译码显示驱动电路、门控电路、“0”变变“8”变号电路和音乐提示电路七部分组变号电路和音

40、乐提示电路七部分组成。成。多路竞赛抢答器电路的总体设计参考框图多路竞赛抢答器电路的总体设计参考框图基本功能基本功能 当主持人按下再松开当主持人按下再松开“清除开始清除开始”开关时，开关时，门控电路使门控电路使83线优先编码器开始工作，等待线优先编码器开始工作，等待数据输入。数据输入。 此时优先按动开关的组号立即被锁存，并由数此时优先按动开关的组号立即被锁存，并由数码管进行显示，同时电路发出音乐信号，表示码管进行显示，同时电路发出音乐信号，表示该组抢答成功。该组抢答成功。 与此同时，门控电路输出信号，将与此同时，门控电路输出信号，将83线优先线优先编码器处于禁止工作状态，对新的输入数据不编码器处

41、于禁止工作状态，对新的输入数据不再接受。再接受。3.智能八路竞赛抢答器各部分电路的功能智能八路竞赛抢答器各部分电路的功能 （1）门控电路的功能）门控电路的功能 门控电路采用基本触发器组成，接收门控电路采用基本触发器组成，接收由裁判控制的总开关信号，非门的使用可以使由裁判控制的总开关信号，非门的使用可以使触发器输入端的、两端输入信号反相，保触发器输入端的、两端输入信号反相，保证触发器能够正常工作，禁止无效状态的出现。证触发器能够正常工作，禁止无效状态的出现。 门控电路接收总开关的信号，其输出信号门控电路接收总开关的信号，其输出信号经过与非门和其他信号共同控制经过与非门和其他信号共同控制83线优先

42、线优先编码器的工作。基本触发器可以采用现成编码器的工作。基本触发器可以采用现成的产品，也可以用两个与非门进行首尾连接来的产品，也可以用两个与非门进行首尾连接来组成。组成。（2） 83线优先编码电路线优先编码电路74LS148的功能的功能 83线优先编码电路线优先编码电路74LS148：83线优线优先编码先编码74LS148电路完成抢答电路的信号接收电路完成抢答电路的信号接收和封锁功能，当抢答器按键中的任一个按键和封锁功能，当抢答器按键中的任一个按键Sn按下使按下使83线优先编码电路的输入端出现低电线优先编码电路的输入端出现低电平时，平时，83线优先编码器对该信号进行编码，线优先编码器对该信号进

43、行编码，并将编码信号送给锁存器并将编码信号送给锁存器74LS279。 83线优先编码器的优先扩展输出端线优先编码器的优先扩展输出端上所加电容上所加电容2的作用是为了消除干扰信号。的作用是为了消除干扰信号。 （3）锁存器）锁存器74LS279的功能的功能 锁存器锁存器74LS279的作用是接收编码器输出的作用是接收编码器输出的信号，并将此信号锁存，再送给译码显示驱的信号，并将此信号锁存，再送给译码显示驱动电路进行数字显示。动电路进行数字显示。 （4）译码显示驱动电路）译码显示驱动电路74LS48的功能的功能 译码显示驱动电路译码显示驱动电路74LS48将接收到的编码信号将接收到的编码信号进行译码

44、，译码后的七段数字信号驱动数码显进行译码，译码后的七段数字信号驱动数码显示管显示抢答成功的组号。示管显示抢答成功的组号。（5）抢答器按键电路）抢答器按键电路 抢答器按键电路采用简单的常开开关组成，抢答器按键电路采用简单的常开开关组成，开关的一端接地，另一端通过开关的一端接地，另一端通过4K的上拉电阻的上拉电阻接高电平，当某个开关被按下时，低电平被送接高电平，当某个开关被按下时，低电平被送到到83线优先编码电路的输入端，线优先编码电路的输入端，83线优先线优先编码器对该信号进行编码。编码器对该信号进行编码。 每各按键旁并联一个每各按键旁并联一个0.01uF的电容，其作的电容，其作用是为了防止在按

45、键过程中产生的抖动所形成用是为了防止在按键过程中产生的抖动所形成的重复信号。的重复信号。（6）音乐提示电路）音乐提示电路 音乐提示电路采用集成电路音乐片，它接受锁音乐提示电路采用集成电路音乐片，它接受锁存器输出的信号作为触发信号，使音乐片发出存器输出的信号作为触发信号，使音乐片发出音乐信号，经过三极管放大后推动扬声器发出音乐信号，经过三极管放大后推动扬声器发出声音，表示有某组抢答成功。声音，表示有某组抢答成功。（7）显示数字的）显示数字的“0”变变“8”变号电路变号电路 因为人们习惯于用第一组到第八组表示八因为人们习惯于用第一组到第八组表示八个组的个组的 抢答组号，而编码器是对抢答组号，而编码

46、器是对“0”到到“7”八八个数字编码，若直接显示，会显示出个数字编码，若直接显示，会显示出“0”到到“7”八个数字，用起来不方便。采用或非门组八个数字，用起来不方便。采用或非门组成的变号电路，将锁存器输出的成的变号电路，将锁存器输出的“000”变变成成“1”送到译码器的送到译码器的A3端，使第端，使第“0”组的抢答组的抢答信号变成四位信号信号变成四位信号“1000”，则译码器对，则译码器对“1000”译码后，使显示电路显示数字译码后，使显示电路显示数字“8”。 若第若第“0”组抢答成功，数字显示的组号是组抢答成功，数字显示的组号是“8”而不是而不是“0”，符合人们的习惯。由于采用，符合人们的习

47、惯。由于采用了或非门，所以对了或非门，所以对“000”信号加以变换时，不信号加以变换时，不会影响其他组号的正常显示。会影响其他组号的正常显示。智能八路竞赛抢答器电路的工作过程智能八路竞赛抢答器电路的工作过程 在抢答开始前，裁判员合上在抢答开始前，裁判员合上“清除开始清除开始”开关开关，使基本触发器的输入端。，使基本触发器的输入端。 由于有非门的由于有非门的0作用，使触发器的输入端，作用，使触发器的输入端，则触发器的输出端为，为则触发器的输出端为，为0，使与非门的输出为，使与非门的输出为，74LS148编码器的端信号为；端为选编码器的端信号为；端为选通输入端，高电平有效，使集成通输入端，高电平有

48、效，使集成83线优先编码器处线优先编码器处于禁止编码状态，使输出端于禁止编码状态，使输出端Y2、Y1、Yo和和YEX均被封均被封锁。锁。 同时，触发器的输出端为同时，触发器的输出端为0，使锁存器，使锁存器74LS279的所有端均为零，此时锁存器的所有端均为零，此时锁存器74LS279清零，清零，使使BCD七段译码驱动器七段译码驱动器74LS48的消隐输入端的消隐输入端/，数，数码管不显示数字。码管不显示数字。 当裁判员将当裁判员将“清除开始清除开始”开关松开后，基本开关松开后，基本触发器的输入端，触发器的输出端为触发器的输入端，触发器的输出端为0、为，使锁存器为，使锁存器74LS279的所有端

49、均为高电平，锁存的所有端均为高电平，锁存器解除封锁并维持原态，使器解除封锁并维持原态，使BCD七段译码驱动器七段译码驱动器74LS48的的消隐输入端消隐输入端/，数码管仍不显示数字。，数码管仍不显示数字。 此时，锁存器端的信号此时，锁存器端的信号0经非门反相变经非门反相变1，使与非门的输入端全部输入信号，则与非门的输出使与非门的输入端全部输入信号，则与非门的输出为为0，使集成，使集成83线优先编码器线优先编码器74LS148的选通输入端的选通输入端为为0，74LS148允许编码。允许编码。 从此时起，只要有任意一个抢答键按下，则编码器的从此时起，只要有任意一个抢答键按下，则编码器的该输入端信号为该输入端信号为0，编码器按照，编码器按照BCD8421码对其进行编码并码对其进行编码并输出，编码信号经锁存器输出，编码信号经锁存器74LS279将该编码锁存，并送将该编码锁存，并送入入BCD七段译码驱动器进行译码和显示。七段译码驱动器进行译码和